开关电源在实际应用过程中可能会面临输出电压过高或过低的异常状况：由于开关电源具有一定的额定电压值，若超出此设定数值范围，则有可能导致输出电容耐压能力无法承受负荷，引发电源发热、短路甚至起火等严重后果。为了有效预防此类问题，我们精心设计了多种形式的保护电路。当控制电路失效或其他故障导致电压异常上升时，

随着数据中心增加机架密度以满足高性能计算(HPC)增长的需求，本已不稳定的电网在处理额外负载时会更加吃力。尽管与近年来相比停电次数减少且严重程度降低，但停电率仍然是一个关键问题。电力仍然是事故的主要原因，影响到金融和医疗保健等行业。2023

热敏电阻稳态电流浪涌保险丝最大工作电压最大工作电流响应时间浪涌，过流磁珠是常用的抗EMI器件阻抗：磁珠阻抗是在100MHz时测得的阻抗所确定的磁珠阻抗是在100MHz时测得的阻抗所确定的，交流阻抗范围一般在几欧姆到几千欧姆之间DCR(直流电阻)注意后级电路对于输入电源的要求，直流电阻一般不超过1Ω，

在设计电路的时候，常常会在芯片的每个电源引脚就近的放一个100nF的贴片电容，这电容有什么作用呢？今天就来和大家分享一下这个电容的作用以及为什么是100nF。首先这个芯片电源引脚的100nF的电容一般我们称为旁路电容，也有叫去耦电容的，因为这颗电容的作用比较多，个人觉得叫旁路和去耦电容都没问题，我这

作为硬件工程师，不管做什么产品，一般都会用类似下面的PMOS开关电路，而且一般用做电源控制。这个电路看着比较简单，但是呢，在实际应用中，稍不注意的话，可能会出现下面的几个问题：1、PMOS开关开启的一瞬间，前级电源电压跌落，或者直接被拉死2、PMOS开关开启的一瞬间，MOS管冲击电流太大，MOS管损

在日常的电源设计中，半导体开关器件的雪崩能力、VDS电压降额设计是工程师不得不面对的问题，本文旨在分析半导体器件击穿原理、失效机制，以及在设计应用中注意事项。一、半导体器件击穿原理PN结I-V曲线如图[1]所示：PN结正向导通，反向截止；反向电压超过一定限值VBR，器件发生电击穿；正向导通时，电流超

概览网上介绍电力电子仿真软件的文章错误和过时信息较多，本文针对非电网/电力系统互联类的独立电力电子开关变换系统（简称为电源）的仿真，尝试性地归纳介绍。为了能给刚入门的读者一个基础概念，特此指出，如下用词均描述同一被仿真客体，该客体利用电力电子技术进行如下四种功率（电压/电流）变换：电力电子变换器 p

相信每个硬件工程师应该都用过DC-DC，那么分压反馈电阻的取值有没有想过呢？实际应用中大抵都是直接抄的手册中推荐的分压电阻阻值，就算没有正好对应输出电压的分压阻值，也一般是选择接近的电阻大小。但是，总会有个别人可能想过：我想降低系统功耗，因此想让FB的分压电阻成倍增大，那到底有没有风险呢？最近在自己

前面几节我们已经说明白了，在满足一定条件的时候，Buck开关电源可以看成是线性系统，并且可以是划分为4级的反馈控制系统。1、反馈级：H(s)2、放大和补偿级：Gc(s)3、PWM调制级：Gpwm(s)4、开关变换级：Gvd(s)我们要知道整体的传递函数，那么自然需要知道每一级的-传递函数，这一节就先

继续学习，继续看书，继续动脑子。 上期已经说明了开关电源满足三个条件之后，可以看成是线性的了，那么这期就来看看开关电源的系统框图。 一个坑我一开始就掉进一个坑：系统框图的输入量为什么不是Vi，而是参考电压Vref？参考电压不是固定的吗？也能作为输入？ 反馈控制系统的输入量我有这个问题，是因为我大学课

上期我们知道了传递函数的重要性，而传递函数只有线性系统才有，开关电源并不是一个线性电路，所以我们需要将其线性化。当然，这个线性化肯定是有约束条件的，即在一定条件下才成立。 秒针的速度先来看这样的一个例子：上面这个时钟，秒针能一秒发出一个“哒”声。我如果说秒针是匀速旋转的，大家应该没什么异议吧，秒针每

做硬件都会接触到开关电源，或多或少会接触到环路补偿。很多兄弟们也提出来让我说说这个，说明大家也都很关心，也说明这个好像有点难。 就我个人而言，我也想搞明白环路这一块，也查了一些资料，视频，不过说实话，一直都还是懵的，感觉很困难。具体感觉就是，看资料或视频的时候，感觉好像是那么回事。但是撇开之后，就又

一、动力电池单体内各组件的逻辑关系动力电池单体是由正极群、负极群、多孔性隔膜、外壳、电解液、排气阀6个主要组件组成的，其中任何一个组件出了故障都会给动力电池单体的可靠性带来损害，即降低了整只动力电池单体的可靠度R（t）。因而从逻辑关系上来分析，动力电池单体的这6个主要组件的关系应当是串联的，那么整个

我们回顾一下，1uF电容的阻抗曲线我们现在来看2个1uF的电容并联后是什么结果：相同容值的电容并联后，阻抗曲线整体向下平移（蓝色的），包括呈现感性的部分；再来看一下10个1uF电容并联后阻抗曲线：10个1uF电容并联后，阻抗曲线进一步向下平移（粉色的），也就是电容并联的越多，阻抗就越小；下面看一下单

电容在PDN（power distribution network）当中的示意图想要知道电容如何降低PDN阻抗，首先就要知道电容自身的阻抗特性，自身寄生参数的影响。话不多说，首先思考一下，纯电容的阻抗是什么样的？我们可能会想到这样一个公式：Z=1/（2*pi*f*c）没错，可是这样不太能帮助我们理解