No data
写文章
发视频
提问题
传文档
电子设计讲堂 专家精讲课程 知识传授指导
前沿电子资讯 电子技术干货 经验知识总结
设计问答汇总 在线答疑解惑 达人倾囊相授
专业行业文档 知识类目清晰 要点一键下载
阻抗计算神器 多层板阻抗 凡亿层压结构
PCB设计指南 EDA设计指南 封装设计指南
Symbol下载 PCB封装下载 3D模型下载
快速打孔设置 器件快速聚拢 一键检查跨分割
凡亿ADSkill工具 敷铜脚本插件 快速添加差分
技术题库汇总 如何谈薪资 常见面试技巧
优质电子公司 专业人才简历 高薪一键触达
凡亿是国内领先的电子研发和技术培训提供商，是国家认定的高新技术企业。以“凡亿电路”“凡亿教育”作为双品牌战略，目前近110万电子会员，技术储备为社会持续输送7万余人高级工程师，服务了1万多中小型企业合作伙伴。
说起来，上拉和下拉电阻大概是电路设计里最基础的东西了。谁不知道加个10k电阻把引脚拉高或者拉低呢？但有意思的是，恰恰是这些看起来简单的电阻，让不少工程师栽了跟头。我这些年review过的原理图，少说也有几百份了，发现有些错误反复出现，今天就
实验室里，示波器探头刚搭上高速信号线，波形就变了样——明明设计时好好的，眼看着过冲振铃全冒出来。查了一大圈，最后发现元凶居然是阻抗不匹配。源端和负载端的阻抗没对上，信号在那根走线上来回弹跳，示波器看到的就是这副鬼样子。这类问题在低速电路里基
产品已经准备出货，测试报告一切正常。半夜产线突然打来电话：200台设备集体重启，没有规律，没有征兆。查了两天两夜，最后发现只是某个GPIO引脚的上拉电阻阻值偏大了一点。说起来有点讽刺——整个系统栽在一个最不起眼的器件上。上拉电阻，几分钱的东
注意：所有资料均来源于互联网，版权归原作者所有，不得用于商用，如有侵权后台联系删除。
在高速PCB设计中，阻抗控制是确保信号完整性的基石。然而，实际生产中阻抗总做不准，问题可能出在板材与铜厚的匹配上。1、板材选择影响阻抗PCB板材的介电常数（Dk）是阻抗计算的核心参数。不同板材的Dk值差异显著，如普通FR-4的Dk约为4.2
说起来，串并转换这玩意儿搞硬件的基本上都会碰到。不管是你在调Serdes接口，还是接LVDS屏，或者做高速ADC采样，串并转换都是绕不开的一环。最近好几个朋友问我，说项目里到底该用哪种方式来实现串并转换，是直接用移位寄存器，还是上LUT查表
在当今高速数字电路设计中，信号完整性（Signal Integrity, SI）已经成为决定产品性能的关键因素。随着数据传输速率不断提升，从早期的几百Mbps到现在的几十Gbps，传统的电路设计方法已经无法满足现代高速系统的要求。本文将深入
摘要：在高速PCB设计中，串扰是导致信号完整性问题的主要原因之一。许多工程师过于关注走线间距（3W规则），却忽视了相邻层走线方向的影响。本文将从物理机制出发，解释为什么相邻层走线方向正交（垂直交叉）比单纯增加间距更能有效抑制串扰，并提供实用
通常我们选用电阻的时候，习惯性会选择33Ω、100Ω、1K、10K，100K……，但是某些参考电路需要使用非整数阻值电阻，这些电阻可以买的到吗？想象一下你去买鞋，鞋厂不可能为世界上每一只脚的长度都生产一款鞋。那样成本太高，仓库也会爆炸。所以，鞋厂只生产39码、40码、41码... 这些标准尺码。你的
阻抗匹配是电子工程中一个关键的概念，它对于优化信号传输、减少反射和提高系统效率至关重要。无论是在音频设备、射频传输线路还是天线设计中，阻抗匹配都扮演着重要角色。1. 阻抗匹配的基本原理阻抗匹配的核心目的是最大化功率传输效率并最小化信号反射。
问题：485差分信号不对称当RS485设备测试信号时（总线未接从机），发现RS485的输出差分信号关于GND不对称？A，B相的信号也没有覆盖整个0-3.3V区间。如下图1所示所示：明显看出来RS485 信号A低电平没到GND，RS485信号B高电平没到VDD。查看芯片手册，芯片手册中关于芯片内部A，
爷孙三代阻抗（英语：Electrical impedance）又称电阻抗，是电路中电阻、电感、电容对交流电的阻碍作用的统称。阻抗是一个复数，实部称为电阻（Resistance），虚部称为电抗（英语：Reactance）；其中电容在电路中对交流电所起的阻碍作用称为容抗（Capacitive React
高频高速PCB设计中，阻抗失配会导致信号完整性问题。Test Coupon作为专用测试模块，通过标准化结构与精密测量，成为验证PCB制造工艺符合性的关键手段。1. 核心定义与技术标准功能定位：根据IPC-2221标准设计的微型测试载体，用于
何时应使用阻抗匹配网络？哪种网络适合系统？答案是：“视情况而定”。如果设计两个部件之间的互连线时，源和负载的阻抗不匹配，那么则很有可能需要一个匹配网络。是否需要阻抗匹配网络？答案取决于信号的上升时间和沿互连线的传播延迟。如果传播延迟超过信号上升时间约50%（对于数字信号），或者超过振荡周期的四分之一
我们是否需要 MOSFET的栅极电阻？它应该是什么作用？它应该在下拉电阻之前还是之后？如果你有点不耐烦，只想得到答案，这里是：MOS管也可以没有栅极电阻的情况下工作，但添加一个栅极电阻可以防止一些潜在的问题。一般为1000 Ω就可以。请参阅下面的电路图，用于连接 MOSFET 栅极电阻器（下拉电阻器
发文章
自制18650锂电池保护板测试 最大电流5.5A 最大功率 9.47W
电子设计：[开源]全自动抓球-分色-投篮！视觉机器人的场地任务赛玩法~OpenMV_麦克纳姆轮_智能小车
电子设计：频域采样定理及FFT算法[学以致用系列课程之数字信号处理]
电子设计：如何使用Vivado仿真FPGA图像处理算法
PADS多人协作技巧：利用REUSE功能实现同一PCB上相似模块复用
AD24软件150讲速成+2层实战项目视频教程
2026-05-20 11:34
2025-06-26 09:58
2025-06-11 17:38
2025-03-31 17:45
2023-08-21 16:30:02
2023-08-26 13:52:07
2023-08-26 13:52:41
2023-08-26 13:52:59
2023-08-27 22:52:59
2023-08-30 15:55:42
2026-03-12 16:21:58
2023-09-09 14:36:37
2023-09-09 15:31:00
2023-09-09 15:41:33
2023-09-09 16:37:29
2023-09-09 16:38:54
我要投稿
技术文章
视频教程
百问百答
下载APP
在线客服
扫码关注
![电子设计：[开源]全自动抓球-分色-投篮！视觉机器人的场地任务赛玩法~OpenMV_麦克纳姆轮_智能小车](https://api.fanyedu.com/uploads/image/d2/3f92982b0f701f43d0efeb9eb8fc21.png)
![电子设计：频域采样定理及FFT算法[学以致用系列课程之数字信号处理]](https://api.fanyedu.com/uploads/image/5e/e20549b95077812a27c92ed71009cb.png)
