ARM/FPGA-凡亿课堂

电子产业一站式赋能平台

人气阅读

高速PCB设计难学吗？零基础怎么学高速板 2026-09-24 16:48:17

凡亿电路物联网方案开发：传感器+通信+云平台对接 2026-09-24 16:38:51

凡亿电路PCBA加工服务：PCB+SMT+测试全流程服务 2026-09-24 16:35:27

凡亿电路PCB小批量制板：多品种快速换线生产能力 1 凡亿电路PCB设计评审服务：帮你检查Layout是否合格 2 三极管共射放大电路（NPN Common-Emitter Amplifier） 3 AD原理图报错XXX.Sch Compiler Sheet-Entry XX not matched to port怎么解决？ 4 差分电阻都相等，共模为何仍会漏进输出？ 5 高性能中端 20 纳米 FPGA 10AT090S2F45E2SG、10AT115S2F45E2SG主要功能、应用 6 【朱老师IT充电站】新人到公司碰到不愿意带的师父怎么办 7 雷击浪涌的防护解析 8 科学家发现GPS比地震传感器更快发现海啸 9 两层板如何做阻抗控制呢

setup放宽两拍，hold为何也跟着变？

setup放宽两拍，hold为何也跟着变？set_multicycle_path不是给路径加时间，而是告诉分析器换一组发射、捕获与保持边沿一条组合逻辑明确允许两拍完成，工程师给它加了-set_up 2，setup报告立刻变绿。可重新跑ho

凡亿教育

2026-08-17 11:18

浏览数330

路径报红就设false path，为何更危险？

路径报红就设false path，为何更危险？false path不会让硬件更快，它只会让时序分析器停止追问；一条路径是否能忽略，必须先由功能结构证明 TimeQuest里一条路径报红，加入set_false_path后报告立刻变绿。项目继

凡亿教育

2026-08-14 11:28

浏览数200

时钟已经锁定，FPGA为何仍会偶发出错？

时钟已经锁定，FPGA为何仍会偶发出错？LOCKED只证明时钟管理单元锁住了，不代表复位、门控时钟和数据路径已经全部安全板上读到PLL或DCM的LOCKED信号，工程师常会先把时钟源排除。可偶发错拍往往发生在“已经锁定”之后：复位释放太快

凡亿教育

2026-08-13 11:28

浏览数234

地址刚换，BRAM数据为何下一拍才出来？

地址刚换，BRAM数据为何下一拍才出来？块RAM为了映射片上存储资源，读地址通常在时钟沿被采样；输出晚一拍不是工具拖延，而是接口时序的一部分仿真里把read_addr换成新地址，dout没有立刻跟着变，到了下一个时钟沿之后才出现目标数据。

凡亿教育

2026-08-12 11:18

浏览数224

always块只换个等号，时序为何变了？

always块只换个等号，时序为何变了？“=”与“<=”的差别不在符号长短，而在左值什么时候变化；写错位置，级联寄存器就可能失去原本的拍间边界时钟上升沿到来时，你希望A、B、C三级寄存器同时采样各自的旧值。代码里只把“<=”换成“=”，仿

凡亿教育

2026-08-11 11:24

浏览数245

FPGA引脚能翻转，IO电平为何不能乱选？

FPGA引脚能翻转，IO电平为何不能乱选？引脚能在逻辑里翻转，只说明逻辑和布线成立；电平标准还必须与Bank电源和外部接口处在同一电气规则里 Vivado下载成功、LED也能亮，不代表IOSTANDARD可以随手填写。FPGA的输入门限、输

凡亿教育

2026-08-10 10:39

浏览数233

去耦电容紧贴FPGA，电源噪声为何仍超标？

去耦电容紧贴FPGA，电源噪声为何仍超标？电容贴得近，只缩短了板面距离；电流若要绕远路穿过过孔和平面，安装电感仍会挡住高频补能 FPGA瞬态电流沿电源焊球、平面、过孔、去耦电容和地返回形成闭环。电容到封装的直线距离很短，不代表闭环面积小；端

凡亿教育

2026-08-08 11:50

浏览数308

if漏写一个else，为何综合出锁存器？

if漏写一个else，为何综合出锁存器？组合逻辑没有覆盖所有输入情况，综合器只能替你记住旧值在组合逻辑always块里，某个输出若只在if为真时赋值，条件为假时就没有新值。为了满足“保持原值”的行为，综合器会推断电平敏感锁存器；问题不在语

凡亿教育

2026-08-07 14:03

浏览数342

FPGA分频时钟能跑，为何约束仍会漏？

FPGA分频时钟能跑，为何约束仍会漏？逻辑产生了时钟，不等于时序分析器已经知道它的频率和相位寄存器分频、PLL或时钟管理资源的输出一旦驱动新的时钟脚，静态时序分析就需要知道它与源时钟的关系。只约束入口时钟，不能保证所有生成时钟的周期、相位

凡亿教育

2026-08-05 10:24

浏览数206

Xilinx FPGA 输入延迟原语：IDELAYE2 与 IDELAYE3 详解

在高速接口设计中，时序收敛往往是工程师面临的最大“噩梦”。当数据传输速率突破 800Mbps 时，微小的 PCB 走线差异都足以让系统崩溃。本文将深度剖析 Xilinx 7 系列（IDELAYE2）与 UltraScale 系列（IDELAYE3）的底层原理，带你彻底攻克输入延迟校准难题。一、核心基