No data
写文章
发视频
提问题
传文档
电子设计讲堂 专家精讲课程 知识传授指导
前沿电子资讯 电子技术干货 经验知识总结
设计问答汇总 在线答疑解惑 达人倾囊相授
专业行业文档 知识类目清晰 要点一键下载
阻抗计算神器 多层板阻抗 凡亿层压结构
PCB设计指南 EDA设计指南 封装设计指南
Symbol下载 PCB封装下载 3D模型下载
快速打孔设置 器件快速聚拢 一键检查跨分割
凡亿ADSkill工具 敷铜脚本插件 快速添加差分
技术题库汇总 如何谈薪资 常见面试技巧
优质电子公司 专业人才简历 高薪一键触达
凡亿是国内领先的电子研发和技术培训提供商，是国家认定的高新技术企业。以“凡亿电路”“凡亿教育”作为双品牌战略，目前近110万电子会员，技术储备为社会持续输送7万余人高级工程师，服务了1万多中小型企业合作伙伴。
DRAM读出一个1，为何还要立刻写回？感知放大既读出微小电压差，也负责恢复单元电荷 DRAM 单元用电容上的电荷表示数据。字线打开后，单元电容与预充电位线共享电荷，只产生很小的电压偏移，感知放大器把差值拉成完整逻辑电平，同时把该电平重新写回
逻辑器件 · 传播延时 · PVT边界想用门电路延时补时序，为何量产后最先失控？传播延时有窗口，不是一根可以精确裁剪的时间线 逻辑门从输入变化到输出稳定需要传播时间，但这个时间受器件工艺、电源电压、温度、输出负载和边沿条件影响。数据手册典型
FPGA · DDR · VREF参考电压DDR已经等长，为何还要单独检查VREF？等长管到达时间，VREF管接收端怎样判0和1 图 2 VREF相当于高、低电平之间的判决线DDR走线等长主要控制信号到达时间，VREF则是接收端判断高低
FPGA IO · 驱动强度 · 振铃驱动强度开到最大，波形为什么反而振铃？FPGA引脚不是越强越稳更强驱动通常带来更快边沿，也可能放大反射、过冲和辐射 图 1 合适驱动与过强驱动的边沿、振铃趋势对比（非实测结果）逻辑器件驱动能力过强时，
FPGA · Bank乒乓 · 双缓冲一帧图像还没写完，下一帧已经来了？Bank乒乓把读写冲突拆成两个时段双缓冲让生产者和消费者并行，交换边界决定数据是否完整Bank 乒乓用两个存储区轮换角色：写端填充一个 Bank 时，读端从另一个 Ba
FPGA · DDR接口 · 拓扑结构DDR颗粒一多，地址线为什么不能照着数据线布？先分清3种拓扑拓扑先决定支路、负载与到达顺序，长度只是后续约束的一部分DDR 的数据通道与地址／命令／时钟网络承担不同连接关系。数据往往按局部接口点到点连接
FPGA新人别只背语法：项目跑通才是真本事行业趋势 + 学生痛点 + 项目训练 + 面试表达学 FPGA 的同学，常有一个很真实的卡点：Verilog 语法看过，计数器和状态机也写过，可一碰到项目就发虚。仿真波形不对，不知道该看哪一级；上板
FPGA设计里经常遇到反常情况，写的计数器在仿真里时序完全符合预期，上板综合后莫名其妙多延迟一个时钟周期，反复核对代码逻辑也找不到问题。核心不是代码写错，是仿真和实际硬件的时序模型存在隐性差异。1. 仿真忽略了IO输入延迟仿真时直接把激励信
1、查看工具自带拥塞报告布局布线完成后，直接打开EDA工具的「布线拥塞分析报告」，报告里红色高亮的区域就是拥塞热点。如果局部区域的走线资源占用率超过90%，哪怕整体资源占比很低，也属于典型的局部拥塞。2、核对局部资源密度调出FPGA
在FPGA设计中，新人可能会遇见整体逻辑资源占用不到一半却出现布线拥塞的问题，核心根源是局部区域资源过载，按以下分层方法操作就能快速缓解。1、打散扎堆的局部逻辑取消手动设置的过紧区域约束，让综合工具自动把高密度逻辑分散到相邻空白逻辑块。
不少人做FPGA设计时遇到反常情况，工程统计显示LUT、寄存器等核心逻辑资源占用率不到50%，但布局布线阶段直接报拥塞，反复优化综合约束也通不过。问题往往不在逻辑总量，而是局部资源和走线规划出了隐性冲突。1. 局部逻辑扎堆挤爆区域你把大量高
FPGA下进去程序之后，芯片表面温度迅速上升，几秒钟内烫到碰不得。断电再重启还是一样。很多人第一反应是"板子电源短路了"，然后去量电源和地之间的阻抗——量出来正常，没短路。那问题到底在哪？先确认：是短路还是过流FPGA发烫的本质是芯片内部有
中断嵌套是嵌入式系统的基本功，可不少人配置完NVIC后发现，明明设了高抢占优先级，却还是被低优先级中断打断。排查一圈代码，使能位、中断通道都没问题，最后发现根源在优先级分组这个全局配置上。1. 优先级分组只配一次，配错全局乱NVIC_Pri
PWM配置是嵌入式开发的基础操作，可偏偏有人把定时器通道模式、GPIO复用功能反复核对了无数遍，示波器探头上依然是一条直线。问题往往不在这些明面上的寄存器，而是藏在几个容易被忽略的角落。1. 高级定时器的主输出没开这是最常见的坑。TIM1和
很多开发者都遇到过这样的场景：定时器初始化代码反复核对，使能位开了，NVIC优先级也配了，可中断服务函数就是纹丝不动。问题往往不在这些明面上的配置，而是藏在几个容易被忽略的角落。1. 中断服务函数名写错了这是最隐蔽的坑。你在代码里写了一个v
发文章
嵌入式人工智能：物体认知系统
电磁兼容之PCB布局设计核心原则
7_Modelsim仿真FPGA图像处理算法_大磊FPGA图像处理
电路板采用网格覆铜，还是实心覆铜
总线信号的异步处理
1. 电容麦拆解-P1
2026-07-27 18:02
2026-07-02 16:03
2026-05-20 11:34
2025-06-26 09:58
2023-08-21 16:30:02
2023-08-26 13:52:07
2023-08-26 13:52:41
2023-08-26 13:52:59
2023-08-27 22:52:59
2023-08-30 15:55:42
2026-03-12 16:21:58
2023-09-09 14:36:37
2023-09-09 15:31:00
2023-09-09 15:41:33
2023-09-09 16:37:29
2023-09-09 16:38:54
我要投稿
技术文章
视频教程
百问百答
下载APP
在线客服
扫码关注
