ARM/FPGA-凡亿课堂

电子产业一站式赋能平台

人气阅读

高速PCB设计难学吗？零基础怎么学高速板 2026-09-24 16:48:17

凡亿电路物联网方案开发：传感器+通信+云平台对接 2026-09-24 16:38:51

凡亿电路PCBA加工服务：PCB+SMT+测试全流程服务 2026-09-24 16:35:27

凡亿电路PCB小批量制板：多品种快速换线生产能力 1 凡亿电路PCB设计评审服务：帮你检查Layout是否合格 2 三极管共射放大电路（NPN Common-Emitter Amplifier） 3 AD原理图报错XXX.Sch Compiler Sheet-Entry XX not matched to port怎么解决？ 4 差分电阻都相等，共模为何仍会漏进输出？ 5 高性能中端 20 纳米 FPGA 10AT090S2F45E2SG、10AT115S2F45E2SG主要功能、应用 6 【朱老师IT充电站】新人到公司碰到不愿意带的师父怎么办 7 雷击浪涌的防护解析 8 科学家发现GPS比地震传感器更快发现海啸 9 两层板如何做阻抗控制呢

DDR端接数值对了，波形为何仍然难看？

DDR端接数值对了，波形为何仍然难看？端接电阻放在哪里，和它是多少欧姆一样属于电气设计端接的目标是让特定位置看到匹配阻抗并吸收反射。电阻数值正确但离源端或接收端很远，端接点前后的走线仍会形成传输线和支线，反射不会因为阻值标签正确就自动消失

凡亿教育

2026-07-29 10:35

浏览数283

DRAM读出一个1，为何还要立刻写回？

DRAM读出一个1，为何还要立刻写回？感知放大既读出微小电压差，也负责恢复单元电荷 DRAM 单元用电容上的电荷表示数据。字线打开后，单元电容与预充电位线共享电荷，只产生很小的电压偏移，感知放大器把差值拉成完整逻辑电平，同时把该电平重新写回

凡亿教育

2026-07-27 11:37

浏览数232

想用门电路延时补时序，为何量产后最先失控？

逻辑器件 · 传播延时 · PVT边界想用门电路延时补时序，为何量产后最先失控？传播延时有窗口，不是一根可以精确裁剪的时间线逻辑门从输入变化到输出稳定需要传播时间，但这个时间受器件工艺、电源电压、温度、输出负载和边沿条件影响。数据手册典型

凡亿教育

2026-07-25 14:56

浏览数332

DDR已经等长，为何还要单独检查VREF？

FPGA · DDR · VREF参考电压DDR已经等长，为何还要单独检查VREF？等长管到达时间，VREF管接收端怎样判0和1 图 2 VREF相当于高、低电平之间的判决线DDR走线等长主要控制信号到达时间，VREF则是接收端判断高低

凡亿教育

2026-07-23 16:15

浏览数289

驱动强度开到最大，波形为什么反而振铃？ FPGA引脚不是越强越稳

FPGA IO · 驱动强度 · 振铃驱动强度开到最大，波形为什么反而振铃？FPGA引脚不是越强越稳更强驱动通常带来更快边沿，也可能放大反射、过冲和辐射图 1 合适驱动与过强驱动的边沿、振铃趋势对比（非实测结果）逻辑器件驱动能力过强时，

凡亿教育

2026-07-22 13:54

浏览数279

一帧图像还没写完，下一帧已经来了？ Bank乒乓把读写冲突拆成两个时段

FPGA · Bank乒乓 · 双缓冲一帧图像还没写完，下一帧已经来了？Bank乒乓把读写冲突拆成两个时段双缓冲让生产者和消费者并行，交换边界决定数据是否完整Bank 乒乓用两个存储区轮换角色：写端填充一个 Bank 时，读端从另一个 Ba

凡亿教育

2026-07-20 11:10

浏览数222

DDR颗粒一多，地址线为什么不能照着数据线布？先分清3种拓扑

FPGA · DDR接口 · 拓扑结构DDR颗粒一多，地址线为什么不能照着数据线布？先分清3种拓扑拓扑先决定支路、负载与到达顺序，长度只是后续约束的一部分DDR 的数据通道与地址／命令／时钟网络承担不同连接关系。数据往往按局部接口点到点连接

凡亿教育

2026-07-16 11:14

浏览数221

FPGA新人别只背语法：项目跑通才是真本事

FPGA新人别只背语法：项目跑通才是真本事行业趋势 + 学生痛点 + 项目训练 + 面试表达学 FPGA 的同学，常有一个很真实的卡点：Verilog 语法看过，计数器和状态机也写过，可一碰到项目就发虚。仿真波形不对，不知道该看哪一级；上板

电子电路爱好者

2026-07-09 17:38

浏览数245

计数器仿真正常，综合后多等一个周期

FPGA设计里经常遇到反常情况，写的计数器在仿真里时序完全符合预期，上板综合后莫名其妙多延迟一个时钟周期，反复核对代码逻辑也找不到问题。核心不是代码写错，是仿真和实际硬件的时序模型存在隐性差异。1. 仿真忽略了IO输入延迟仿真时直接把激励信

凡亿教育刘老师

2026-07-03 10:02

浏览数332

工程师如何判断FPGA是否存在局部堵塞现象？

1、‌查看工具自带拥塞报告‌布局布线完成后，直接打开EDA工具的「布线拥塞分析报告」，报告里红色高亮的区域就是拥塞热点。如果局部区域的走线资源占用率超过90%，哪怕整体资源占比很低，也属于典型的局部拥塞。2、‌核对局部资源密度‌调出FPGA

嵌入式大杂烩

2026-07-02 10:00

浏览数257

如何降低FPGA设计中的局部堵塞？

在FPGA设计中，新人可能会遇见整体逻辑资源占用不到一半却出现布线拥塞的问题，核心根源是局部区域资源过载，按以下分层方法操作就能快速缓解。‌1、打散扎堆的局部逻辑‌取消手动设置的过紧区域约束，让综合工具自动把高密度逻辑分散到相邻空白逻辑块。

电子攻城狮之路

2026-07-02 09:54

浏览数210

FPGA逻辑资源只用一半，布线却报拥塞

不少人做FPGA设计时遇到反常情况，工程统计显示LUT、寄存器等核心逻辑资源占用率不到50%，但布局布线阶段直接报拥塞，反复优化综合约束也通不过。问题往往不在逻辑总量，而是局部资源和走线规划出了隐性冲突。1. 局部逻辑扎堆挤爆区域你把大量高

电子攻城狮之路

2026-07-02 09:42

浏览数268

下载程序后FPGA发热烫手，是代码问题还是板子短路

FPGA下进去程序之后，芯片表面温度迅速上升，几秒钟内烫到碰不得。断电再重启还是一样。很多人第一反应是"板子电源短路了"，然后去量电源和地之间的阻抗——量出来正常，没短路。那问题到底在哪？先确认：是短路还是过流FPGA发烫的本质是芯片内部有

电子电路爱好者

2026-06-29 16:52

浏览数412

高优先级中断被低优先级打断？问题出在优先级分组上

中断嵌套是嵌入式系统的基本功，可不少人配置完NVIC后发现，明明设了高抢占优先级，却还是被低优先级中断打断。排查一圈代码，使能位、中断通道都没问题，最后发现根源在优先级分组这个全局配置上。1. 优先级分组只配一次，配错全局乱NVIC_Pri

电子芯期天

2026-06-27 09:42

浏览数356

PWM输出没波形？别只盯着通道模式和GPIO复用

PWM配置是嵌入式开发的基础操作，可偏偏有人把定时器通道模式、GPIO复用功能反复核对了无数遍，示波器探头上依然是一条直线。问题往往不在这些明面上的寄存器，而是藏在几个容易被忽略的角落。1. 高级定时器的主输出没开这是最常见的坑。TIM1和

电路之家

2026-06-26 10:09

浏览数468

硬件设计 Altium 单片机全部

精彩课程

更多>>

推荐作者

射频微波研究院

粉丝数:739

+关注

李增（WareLEO)

粉丝数:234

+关注

满格电汽修学院

粉丝数:69

+关注

PCB百晓通

粉丝数:36

+关注

热门直播

更多>>

开班信息

设计指南

2023-08-21 16:30:02

2023-08-26 13:52:07

2023-08-26 13:52:41

2023-08-26 13:52:59

2023-08-27 22:52:59

2023-08-30 15:55:42

2026-03-12 16:21:58

热门面试题

更多>>

电子工程师面试自我介绍怎么说？三分钟模板怎么准备？面试技巧

2026-09-24 09:25:05

PCB电源完整性PI怎么仿真？去耦电容怎么选？PDN阻抗目标怎么定？PCB仿真面试

2026-09-24 09:24:22

FPGA跨时钟域怎么处理？打两拍、异步FIFO、握手怎么选？亚稳态怎么避免？FPGA面试

2026-09-24 09:24:07

Linux设备树怎么写？节点和属性怎么定义？compatible怎么匹配驱动？嵌入式Linux面试

2026-09-24 09:23:50

LDO线性稳压怎么选？压差、噪声、PSRR怎么看？LDO和DC-DC区别？电源面试

2026-09-24 09:23:37

走进凡亿

DDR端接数值对了，波形为何仍然难看？

DRAM读出一个1，为何还要立刻写回？

想用门电路延时补时序，为何量产后最先失控？

DDR已经等长，为何还要单独检查VREF？

驱动强度开到最大，波形为什么反而振铃？ FPGA引脚不是越强越稳

一帧图像还没写完，下一帧已经来了？ Bank乒乓把读写冲突拆成两个时段

DDR颗粒一多，地址线为什么不能照着数据线布？先分清3种拓扑

FPGA新人别只背语法：项目跑通才是真本事

计数器仿真正常，综合后多等一个周期

工程师如何判断FPGA是否存在局部堵塞现象？

如何降低FPGA设计中的局部堵塞？

FPGA逻辑资源只用一半，布线却报拥塞

下载程序后FPGA发热烫手，是代码问题还是板子短路

高优先级中断被低优先级打断？问题出在优先级分组上

PWM输出没波形？别只盯着通道模式和GPIO复用

别困在PCB！先进封装才是半导体黄金赛道

PCB设计如何降低开关电源干扰

2026年第十九届成图大赛备赛直播讲解

基于高频特性的快速入门EMC分析设计方法