No data
写文章
发视频
提问题
传文档
电子设计讲堂 专家精讲课程 知识传授指导
前沿电子资讯 电子技术干货 经验知识总结
设计问答汇总 在线答疑解惑 达人倾囊相授
专业行业文档 知识类目清晰 要点一键下载
阻抗计算神器 多层板阻抗 凡亿层压结构
PCB设计指南 EDA设计指南 封装设计指南
Symbol下载 PCB封装下载 3D模型下载
快速打孔设置 器件快速聚拢 一键检查跨分割
凡亿ADSkill工具 敷铜脚本插件 快速添加差分
技术题库汇总 如何谈薪资 常见面试技巧
优质电子公司 专业人才简历 高薪一键触达
凡亿是国内领先的电子研发和技术培训提供商，是国家认定的高新技术企业。以“凡亿电路”“凡亿教育”作为双品牌战略，目前近110万电子会员，技术储备为社会持续输送7万余人高级工程师，服务了1万多中小型企业合作伙伴。
上拉电阻焊了，示波器也能看到波形，但程序就是卡在HAL_I2C_Master_Transmit的ACK等待里。问题往往不在电阻本身。1、电阻焊了不等于电路通了上拉电阻的作用是把SDA和SCL拉到高电平。但很多人忽略了一个事实：电阻两端必须真
代码在Vivado/Quartus里综合、布局布线一路绿灯，bit文件下到板子，灯不亮、信号没反应、串口打不出东西——这种"软件看着没问题、硬件就是不响应"的情况，每个搞FPGA/嵌入式的工程师都遇到过。我自己也踩过不少坑，按排查顺序捋一遍
做FPGA的朋友应该都遇到过这种情况：逻辑资源明明只用了50%、60%，离满载还差得远，但工具却报布线拥塞，时序怎么都收不住。很多人第一反应是"芯片选小了"，或者"工具不行"。但大部分情况下，问题出在布局上——你的逻辑单元放得太乱，导致连线
现场可编程门阵列（简称FPGA）是一种数字集成电路，因其灵活的编程能力和高性能在现代电子系统设计中发挥着重要作用。一、FPGA的基本组成与工作原理在深入核心功能前，首先简要了解FPGA的组成结构：可编程逻辑单元：由查找表、寄存器、逻辑门等构
做FPGA设计，复位电路几乎每个工程都会用到。很多人觉得复位嘛，不就是给个低电平或者高电平把寄存器清零？写代码的时候加个if(rst)就完事了。但真到了板子调试阶段，随机出现的死机、状态机跑飞、数据通路错乱，追来追去发现根子出在复位释放那一
DDR布线拓扑选错，轻则时序违例，重则系统崩溃。T型和Fly-by到底怎么选？一文讲透。本质区别： T型是星型分支，信号同时到达各颗粒；Fly-by是菊花链串联，信号依次"飞过"每颗DDR。1、什么时候必须用Fly-by？速率≥2400MT
面试的时候，面试官问了个看似简单的问题："异步FIFO的深度是8，那它的读写指针各需要几bit？"很多人脱口而出"3bit"，结果直接被挂掉了。原因很简单——FIFO深度为2^n时，指针需要n+1位。这个问题没答对，后面的异步处理、格雷码编
说出来挺有意思的，这两年面试FPGA岗位，明显感觉到一个变化：越来越多的公司开始在面试里问HLS的问题了。以前求职FPGA，面试官一上来就是Verilog、VHDL、时序约束、跨时钟域这些。懂RTL开发基本上就够了。但现在情况不太一样了，我
说起来，流水线应该是FPGA/数字电路设计里最常见的优化手段了。入门的时候大家都学过：想提升时钟频率，就把大组合逻辑拆成多级，中间插寄存器。这招确实管用，一用一个准。但问题来了——流水线是不是越深越好？频率跑不上去就无脑加寄存器，这样行不行
逻辑资源用了不到60%，布线却全线飘红。这不是工具差，是你的布局把路堵死了。根本原因：模块拆得太散顶层模块画得太大，同一模块的逻辑分散在芯片对角线两端。连线要横跨整个芯片，再多资源也不够用。解决办法：把相关模块按功能簇绑在一起，同一模块的逻
高速系统中，时钟抖动是隐形杀手。明明示波器波形正常，误码率却居高不下——这种"玄学"问题，八成是你测错了地方。1、抖动与误码：一场因果链时钟边沿偏离理想位置，采样点就可能落入信号不稳定区，0变1、1变0。USB3.0要求BER低于10⁻¹²
在跨软件协作或机械电子联合设计中，3D模型导入后常出现位置偏移、旋转错位等问题，根源往往在于STEP文件坐标系未统一。本文聚焦如何通过坐标系校准解决模型对齐难题。1、坐标系错位的典型表现位置偏移：模型在目标软件中显示位置与原始设计不符，可能
做FPGA开发的同学，十有八九都被时序约束折磨过。代码写得好好的，仿真也没问题，一跑综合实现就报一堆setup/hold violation，改来改去就是收敛不了。按我的经验，这时候与其继续盲目调参数，不如静下心来检查一下自己的约束是不是从
在FPGA设计中，时序约束是确保设计满足性能要求的关键环节。PGA（可编程门阵列）的时序约束设置需根据项目需求灵活调整，本文将简要探讨不同项目场景下的时序约束策略。1、高速信号处理项目对于此类项目，如视频处理、高速通信等，需重点关注时钟频率
嵌入式系统应用广泛，嵌入式操作系统研发工程师是其开发的核心力量。下面来看看这一职位的技能要求。技术技能编程语言：精通C语言，了解汇编语言，熟悉数据结构和算法。CPU架构：掌握一种CPU体系架构，理解MMU、CACHE、内存和DMA。操作系统
发文章
电子硬件设计基础篇之二极管
PCB设计如何美观布局的几大原则
电子设计：10分钟FPGA极速入门系列
电子设计：三极管音频放大电路分析
精密电路板的制造技术一块电路板的SMT的过程
2. 系列视频课推荐，在《实践论》的指导下学习运算放大器
2026-07-27 18:02
2026-07-02 16:03
2026-05-20 11:34
2025-06-26 09:58
2023-08-21 16:30:02
2023-08-26 13:52:07
2023-08-26 13:52:41
2023-08-26 13:52:59
2023-08-27 22:52:59
2023-08-30 15:55:42
2026-03-12 16:21:58
2023-09-09 14:36:37
2023-09-09 15:31:00
2023-09-09 15:41:33
2023-09-09 16:37:29
2023-09-09 16:38:54
我要投稿
技术文章
视频教程
百问百答
下载APP
在线客服
扫码关注
