扫码关注
逻辑器件 · 传播延时 · PVT边界
想用门电路延时补时序，为何量产后最先失控？
传播延时有窗口，不是一根可以精确裁剪的时间线
逻辑门从输入变化到输出稳定需要传播时间，但这个时间受器件工艺、电源电压、温度、输出负载和边沿条件影响。数据手册典型值只描述特定条件下的常见表现，不能当成稳定延时元件去补脉宽、复位或采样时序。
某个外设需要信号晚几纳秒到达，工程师在路径里串了几级逻辑门。实验室样板上波形刚好对齐，仿真也使用了器件典型延时，看起来省掉了额外时序逻辑。
真正危险的是，这个方案把“器件存在传播延时”误认为“器件提供固定延时”。到了不同批次、温度或电压，刚好对齐的窗口很可能先被吃掉。
先把传播延时看成一个测量定义
传播延时通常从输入边沿跨过规定门限开始计时，到输出边沿跨过相应门限结束。上升与下降方向可能分别给出不同参数，测试负载与电源条件也必须一起阅读。
图 1 逻辑门输入与输出边沿之间的传播延时
它描述器件响应速度，不等于一个独立、精密、与条件无关的延时单元。
同一器件的高到低传播延时与低到高传播延时也可能不同。若用多级门产生窄脉冲，两条方向的差异会直接改变最终脉宽。
典型值不能替代最小与最大边界
图 2 传播延时的最小、典型与最大窗口
典型值常用于帮助理解性能，却不一定覆盖所有器件、温度和电压。时序设计若只用典型值，等于默认量产的每一颗器件都停在分布中心。
真正需要检查的是最短延时会不会让信号过早到达，最长延时会不会让信号错过采样。两端都安全，窗口才闭合。
有些数据手册只保证最大延时，并不保证一个非零的最小延时。若设计依赖信号“至少晚到几纳秒”，必须确认最短边界有明确保证，否则零附近同样可能是合法情况。
四类变量会一起推动延时漂移
图 3 工艺、电压、温度和负载共同影响传播延时
· 工艺批次：晶体管参数存在制造分布，同一料号不等于每颗延时相同。
· 电源电压：电压变化会改变驱动能力与边沿速度。
· 环境温度：器件速度随温度变化，冷热边界必须覆盖。
· 输出负载：电容、扇出和走线越重，输出边沿与门限到达时间越可能变化。
板上走线、输入边沿和接收门限还会叠加额外不确定性。器件延时窗口并不是系统总误差，时钟抖动和板级偏差也要放进同一预算。
在FPGA外围，替代方案应当可约束
若信号属于同步逻辑，优先用时钟、寄存器和明确的周期关系表达延时，让静态时序分析可以覆盖。若跨域或来自异步外设，应使用同步器、握手、脉冲展宽或专用延时资源，并按目标器件资料约束。
图 4 固定门延时与同步、握手方案对照
板级逻辑门仍可承担电平转换、缓冲和组合逻辑，但不应把无法保证的典型延时当成唯一时序依据。
专用延时资源也不是自动可靠。只有当器件手册给出分辨率、范围、PVT特性和校准方法，并且这些参数进入约束与验证，才算把偶然延时变成可管理资源。
窄脉冲最容易被延时窗口吞掉若用两条不同延时路径做异或或与门来产生窄脉冲，脉宽等于两条路径延时之差。每条路径都在漂移时，这个差值可能变窄、变宽，甚至在某个角落消失。
复位释放、写使能和异步触发尤其不能依赖这种偶然脉宽。应让脉冲宽度由时钟周期、单稳态器件的保证参数或握手机制定义，并按接收端最小脉宽要求留余量。
把旧方案重新验一遍1. 找出所有依赖门级延时、RC边沿或布线差的脉冲与复位路径。
2. 读取目标料号在实际电压、温度和负载下的延时边界，而非只看典型值。
3. 分别代入最小与最大延时，检查脉宽、建立保持和外设采样窗口。
4. 在冷、热、电压上下限与不同批次器件上测量，并覆盖最轻和最重负载。
5. 若功能依赖一个很窄的偶然窗口，改为同步、握手或可校准方案。
工程判断：逻辑器件有传播延时，但这个延时不是稳定时间基准。只靠典型门延时补时序，样机可能成功，量产边界却没有被证明。
能测到延时，不等于能依赖它工程里最危险的“刚好”，往往来自没有写进约束的模拟特性。门电路延时就是其中之一：波形上确实存在，却会随PVT和负载移动。
把它从固定数字改成一个范围，再看最早和最晚两端，才能判断这条时序路径是否真正可靠。
