扫码关注
FPGA · DDR · VREF参考电压
DDR已经等长，为何还要单独检查VREF？
等长管到达时间，VREF管接收端怎样判0和1
图 2 VREF相当于高、低电平之间的判决线
DDR走线等长主要控制信号到达时间，VREF则是接收端判断高低电平的参考线。两者解决的问题不同。VREF若带着噪声或压降，判决门槛会跟着移动。
DDR布线评审时，大家最先看长度。长度都在规则内，板子却可能在高温、满负载或某些数据图样下偶发错误。
本文只补一个容易漏掉的点：VREF不是普通电源，它是接收端判断0和1的共同参考。
先从板图里把VREF单独找出来
图 1 DDR控制器与存储器之间除了数据线，还有独立参考网络
VREF通常从参考源送到控制器或存储器的相关引脚，并在引脚附近放置旁路电容。它不承担大电流，却直接参与接收判决。
评审时若只按普通电源线看它，容易忽略附近快速信号、分支过长和回流环境。
接收端会拿信号与VREF比较
可以把VREF理解成一条判分线。数据电压高于它，接收端倾向判为高；低于它，倾向判为低。
若VREF被噪声推高或拉低，判分线就在移动。即使数据线到达时间一致，电压裕量仍可能缩小。
让参考线安静地到达每个引脚
图 3 VREF源、短分支和本地旁路的连接关系
· 走线：短、直接，避免长距离贴着DQ、DQS或时钟。
· 旁路：按控制器和存储器指南放在相关引脚附近。
· 参考地：下方保持连续，避免跨越平面开口。
具体电压、容值和拓扑必须以目标DDR代际、控制器和存储器指南为准，不能从别的项目直接照搬。
出现边界故障时这样把两类问题分开1. 先确认故障是否随温度、负载或数据图样变化。
2. 复核DQ、DQS和时钟的长度与拓扑。
3. 再测VREF在相关引脚附近的直流值和噪声。
4. 若修改VREF旁路或邻线环境后故障变化，再继续沿参考网络排查。
图 4 VREF检查围绕参考源、布线、旁路和工况展开
等长与VREF分别回答两个问题等长回答“什么时候到”，VREF回答“到了以后按什么门槛判断”。DDR边界故障要把时间裕量和电压裕量分开检查。
把VREF加入DDR评审清单长度表通过以后，再看VREF的来源、走线、旁路和参考地。这个动作简单，却能避免把所有偶发错误都归到等长上。
