李增(WareLEO)

李老师,13年+模拟电路和数字电路及程序设计经验,著有多本CADENCE和高速信号仿真书籍,熟悉CADENCE,PADS,AD,MULTISIM,ADS,SIGRITY,ANSYS,EM等EDA和分析工具,通过长期不懈的学习,探索与总结,已初步形成了一套基于高速PCB设计的实践经验及理论,积累上万粉丝。

粉丝 167 | 关注 0 | 获赞 33

Cadence Allegro 3D PCBPCBCadenceAllegro 17.2AllegroPCBLayout3D

Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查

【仿真课程】optimizepi电容优化的方法

(reflection)线

Cadence Allegro 17.2 新的反射流程让信号反射仿真分析更加便捷高效

PCBPCB

Cadence Allegro 17.2中直接更新元件封装的操作方法

R线VCCR线Z0R线Z0VCC

端接电阻匹配方式-并联终端匹配

AllegroCadence Allegro PCB DesignerCadenceAllegroPCBPCBAllegro

技术专题|Cadence Allegro 17.X 手动添加元件与元件引脚添加编辑网络的操作方法

使

高速电路信号仿真教程-眼图

Sigrity PowerSIICPCB(SI)(PI)(EMI/EMC) S仿PowerSIICPCBPISISSN

电源完整性分析实例:如何通过仿真确定去耦电容数量

50便使15%35%EUV1亿7

行业洞察 | SiP的前世今生(一):为何系统级封装是大势所趋?
  • 1
  • 2
  • 3
  • 4
  • 6