扫码关注
并行总线每根都能跳，数据为何仍会拼错？
单线波形能翻转，不等于整组数据同一时刻有效
并行总线把多个数据位交给同一个采样沿。每根线都能到达只是必要条件，位间传播延迟和边沿失真若超过有效窗口，接收端会把前一拍与后一拍拼成一个错误字。
FPGA板上八根数据线逐根看都有高低跳变，没有开路，也没有固定错误位；系统却在高温、换批次或提速后偶发读到错误字。这个现象应先判断为整组数据没有同时落进同一个采样窗口，而不是先怀疑某一位逻辑写错。
并行总线的难点不在“有八根线”，而在八根线要在同一时刻稳定。本文只讲位间偏斜怎样把单线都正常的波形拼成错误数据，以及怎样把最早位、最晚位与时钟叠在一起检查。
接收端采到的是八根线的瞬时合影
并行总线通常由公共时钟或选通信号决定采样时刻。采样沿到来时，接收触发器不会等待慢的那一位，它只记录当时每个输入脚的电平。
如果D0已经进入新数据，D7还停留在上一拍，接收端得到的就是两个时刻混在一起的组合。单独触发D0或D7时都能看到完整方波，但这无法证明它们与采样沿的相对位置正确。
图1 数字边沿失真会压缩整组数据的共同窗口
位间偏斜从哪些路径累积出来
· 封装与输出：不同引脚的驱动、封装路径和负载可能不完全一致。
· PCB传播：走线长度、参考层、过孔和连接器会增加不同延迟。
· 串扰与反射：邻线活动模式不同，阈值交越时刻也会移动。
· 接收门限：输入阈值、噪声和边沿斜率共同决定实际采样到的时刻。
等长可以控制一部分PCB传播差，却不能自动消除驱动、负载和波形失真。工程上真正关心的是每一位跨过接收阈值的最早、最晚时间，而不是布线报告里的长度数字本身。
图2 八位数据与公共采样时钟的连接关系
为什么温度和换料会让偶发错误暴露
系统在室温下刚好有一点余量时，温度、供电和器件批次会改变驱动速度与输入阈值。原本贴着窗口边缘的某一位便可能跨出去，于是错误看起来没有固定规律。
这也是只测平均延迟不够的原因。采样窗口必须覆盖最坏条件下的数据有效区，并留出建立与保持余量。典型条件下的“刚好对齐”不能作为量产结论。
图3 多位数据在同一采样沿前后的偏斜对照
并行总线通过的标准不是八根线分别好看，而是八根线的共同有效区覆盖采样要求。
示波器或逻辑分析应怎样接至少同时观察时钟、最早数据位和最晚数据位。触发条件、阈值、探头负载和参考地必须一致，避免不同通道接法制造新的相对延迟。
1. 找最差位：从仿真、长度报告或错误统计中选最早与最晚候选。
2. 对齐阈值：以接收器实际逻辑门限附近的交越时刻比较。
3. 扫条件：在目标电压、温度和数据模式下寻找窗口边界。
4. 做单变量：只缩短一根最差线或调整一个采样相位，再看错误率。
图4 数据位延迟与采样沿的版图/时序复核界面
什么时候该调布线，什么时候该调采样若某一位传播明显偏离，优先修正拓扑、走线或负载。若整组数据共同偏离时钟，而位间散布较小，可以评估相位移动、输入延迟单元或源同步采样。
调整采样相位不能掩盖过大的位间偏斜；重新等长也不能解决共同相位错误。把两类问题分开，才不会在布线和时序约束之间来回试错。
把八根线叠成一个有效窗口每根线都能跳，只说明连接存在。并行总线要传对一个字，还必须让所有位在同一个采样时刻前后保持稳定。
检查动作是把时钟、最早位和最晚位叠在一起，直接量共同窗口。窗口够不够，比逐根看方波更接近系统真相。
你的错误会固定在某一位，还是不同数据模式下错误位会变化？
![Cadence17.4 GD32 ARM高速电路PCB硬件设计实战[第一部]](https://api.fanyedu.com/public/uploads/image/course/20200516/146c7f84154ccbf93c281a00756c6906.jpg)
