No data
写文章
发视频
提问题
传文档
电子设计讲堂 专家精讲课程 知识传授指导
前沿电子资讯 电子技术干货 经验知识总结
设计问答汇总 在线答疑解惑 达人倾囊相授
专业行业文档 知识类目清晰 要点一键下载
阻抗计算神器 多层板阻抗 凡亿层压结构
PCB设计指南 EDA设计指南 封装设计指南
Symbol下载 PCB封装下载 3D模型下载
快速打孔设置 器件快速聚拢 一键检查跨分割
凡亿ADSkill工具 敷铜脚本插件 快速添加差分
技术题库汇总 如何谈薪资 常见面试技巧
优质电子公司 专业人才简历 高薪一键触达
凡亿是国内领先的电子研发和技术培训提供商，是国家认定的高新技术企业。以“凡亿电路”“凡亿教育”作为双品牌战略，目前近110万电子会员，技术储备为社会持续输送7万余人高级工程师，服务了1万多中小型企业合作伙伴。
在多层PCB设计中，过孔是连接不同层的关键结构。通孔、盲孔、埋孔各具特点，正确选择对电路性能至关重要。1、通孔通孔：贯穿整个PCB，工艺成熟、成本低，是应用最广泛的过孔类型。它适用于大多数常规设计，如电源/地连接、元件安装定位等。但通孔会占
PCB（印刷电路板）是电子设备的核心载体，其层叠结构直接影响信号传输质量、电源完整性及电磁兼容性。本文将简析PCB层叠的基本原理，并探讨四层板为何比两层板抗干扰能力更强。1、PCB层叠结构基本原理PCB层叠由信号层、电源层和地层通过绝缘介质
说起来，射频工程师最头疼的事儿之一，就是板材选型。你跟老板说要用罗杰斯，老板问为啥不能用便宜的FR4；你用FR4做了样机，测试的时候信号衰减得一塌糊涂，又得推倒重来。这事儿吧，说到底是没搞清楚损耗角正切这个参数在背后搞的鬼。很多新手工程师选
在高速数字电路设计中，差分对走线是保障信号完整性的关键。然而，许多工程师纠结于等距设计，却忽视了等长匹配这一核心要素。1、等距设计的局限性等距走线指差分对中两条信号线间距保持一致，目的是减少串扰。但在实际设计中，等距并非首要条件。例如，在弯
在数字电路设计中，过孔是连接不同层导线的关键元件。然而，那些看似“多余”的过孔，往往成为信号完整性的隐形杀手。1、过孔的“多余”假象自动布线工具为追求最短路径，常在PCB上生成大量过孔。这些过孔看似多余，实则可能引发信号反射、延迟和失真。例
在PCB设计中，Logic与Layout的交叉探查是提升效率的关键。通过实时同步原理图与PCB布局，设计师能快速定位问题，减少重复操作。其中，元件PCB自动高亮功能更是调试复杂设计的利器。1、交叉探查基础交叉探查指在原理图与PCB间双向定位
高速 PCB 设计里，等长设计是信号完整性的“守护神”，但规则优先级设错，等长努力可能付诸东流。等长设计很关键高速信号传输时，像 DDR 数据总线，信号需同步抵达。等长设计通过控制线长，消除时差，防止信号干扰，确保数据准确无误。优先级错麻烦
说起来，每次看到新来的工程师对着PCB设计软件猛点"自动布线"按钮，我都忍不住想上去拦一把。不是我看不起自动布线这功能，坦白讲对于低速、低复杂度的板子，它确实香——省时省力，还能保证基本连通性。但问题是，只要你做的板子稍微"快"一点、复杂一
在高速PCB设计中，信号线弯折区的处理直接影响信号完整性与电磁辐射水平。直角走线看似简洁，实则暗藏传输线特性突变的风险，而圆弧走线能有效规避这些问题。1、直角走线有隐患阻抗突变引发反射直角转折处线宽突变会导致特性阻抗变化，在5Gbps以上速
做过高速板的人应该都遇到过这种情况：原理图没错，PCB 也没画错，板子焊好了一上电——不对劲。信号波形有毛刺，时序对不上，偶发误码，严重的甚至系统跑不起来。排查半天，电源没问题，时钟没问题，最后发现是走线阻抗没控好。阻抗不匹配，是高速设计中
在多层PCB设计中，过孔是连接不同层信号的关键结构，但其对信号传输的影响常被忽视。本文从物理机制和工程实践角度，解析过孔对信号完整性的核心影响。阻抗不连续性过孔结构（铜柱+焊盘+反焊盘）会改变传输线几何形状，导致特征阻抗突变。典型50Ω传
仿真软件显示信号质量达标，但实测板子却出现串扰超标、眼图闭合——这种"仿真与实测两层皮"的现象，让硬件工程师陷入调试困境。问题往往藏在仿真流程的5个关键漏洞中。一、仿真模型的"理想化陷阱"材料参数失真PCB基材介电常数（Dk）标称值与实际偏
你是不是也有过这样的经历：看着别人做出精致的 PCB 板，自己却对着 EDA 软件无从下手，连画第一条线都觉得难如登天？别慌！今天就带你从零开始，一步步走完 PCB 设计全流程，从画第一条线到顺利出板，全程通俗易懂，新手也能轻松上手！一、入
记得刚工作那会儿，师父让我画一块控制板，上面有几十MHz的时钟和几百兆的DDR。那是我第一次意识到，同样是"能通就行"的走线，100MHz和1GHz的设计完全是两码事。板子回来调试的时候，DDR跑不稳，时钟抖动大，查来查去，最后发现是走线没
随着运算放大器（运放）性能持续提升，PCB布局设计需同步优化以释放硬件潜力。不当布局可能导致噪声、振荡、带宽下降等问题，本文提炼关键设计原则，助工程师应对高性能运放挑战。一、电源去耦：高频噪声的“防火墙”电容配置每个运放电源引脚（V+/V-
发文章
凡亿Altium Designer Skill功能介绍及Skill脚本下载视频教程
【开源玄学】设计小天线
零基础电子设计：跟我一起学半导体—光刻
电子设计：[2021电赛F题]OpenMV模板匹配实用教程，8数字同时识别40帧+，源码程序一行一行讲解，包教包会
老九零基础学编程系列之Java入门
【工程师必备】如何评估mos管的工作温度
2026-05-20 11:34
2025-06-26 09:58
2025-06-11 17:38
2025-03-31 17:45
2023-08-21 16:30:02
2023-08-26 13:52:07
2023-08-26 13:52:41
2023-08-26 13:52:59
2023-08-27 22:52:59
2023-08-30 15:55:42
2026-03-12 16:21:58
2023-09-09 14:36:37
2023-09-09 15:31:00
2023-09-09 15:41:33
2023-09-09 16:37:29
2023-09-09 16:38:54
我要投稿
技术文章
视频教程
百问百答
下载APP
在线客服
扫码关注
![电子设计：[2021电赛F题]OpenMV模板匹配实用教程，8数字同时识别40帧+，源码程序一行一行讲解，包教包会](https://api.fanyedu.com/uploads/image/f9/db2f5ce7a4caa6438d4267bfa894c0.png)
