扫码关注
光耦输入电流够了，输出为何仍拉不低？
LED有电流，只说明光耦被点亮；输出能否拉低，还要看最小CTR能提供多少集电极电流
光耦输入侧已经测到电流，MCU端却偶尔读不到低电平，很多人会继续加大LED电流。更有效的做法是把输出上拉所需电流算清楚，再用器件最小CTR核对光敏三极管是否真的有能力拉动。
隔离接口调试时，输入LED亮不亮通常不是最难的问题。真正麻烦的是同一电路在室温样板上正常，换一批器件、提高温度或降低供电后，输出低电平开始抬高，边沿也变慢。
工程判断是：光耦输出端不是理想开关，而是受CTR限制的光敏三极管。输入电流够不够，必须与输出负载放在同一个电流预算里判断。
把输入电流换算成输出能力
CTR定义为输出集电极电流与输入LED电流之比。若输入电流为IF，按最小CTR估算出的IC能力才是设计能依赖的下限；典型值只能说明常见水平，不能保证每一颗器件。
例如输出端通过上拉电阻接到逻辑电源，节点拉低时需要吸收的电流近似由上拉电压、上拉电阻和目标VOL共同决定。这个所需电流若接近甚至超过最小CTR可提供的IC，低电平就没有余量。
图1 光耦输入限流与输出上拉共同决定工作点
应用电路里输入限流电阻和输出上拉电阻同时参与结果。只盯着输入侧换电阻，很可能把LED推得更重，却仍没有解决输出负载、温度和速度之间的矛盾。
上拉越小，低电平反而越难拉减小上拉电阻能加快输出上升沿，却会增加光耦导通时必须吸收的电流。光敏三极管能力有限，负载加重后VCE会抬高，输出节点可能停在逻辑门限附近。
另一条接收通道若使用不同电源或上拉值，即使光耦型号相同，低电平裕量也会不同。评审隔离收发电路时，应逐路标出电源、电阻、逻辑阈值和目标速度，而不是只看符号是否一致。
图2 接收方向的上拉和负载决定光耦需要吸收的电流
若输出还并联指示灯、保护器件或多个输入端，所有支路电流都要计入。逻辑分析仪看到的偶发毛刺，可能只是光耦在门限附近缓慢穿越，被后级多次识别。
数据手册要看测试条件，不只看CTR范围器件规格页会在明确的IF和VCE条件下给出CTR范围。设计电流若远离该条件，不能机械套用表格；温度、老化和批次离散也会影响实际传输能力。
图3 TLP521内部连接显示输入LED与输出三极管的隔离关系
同一页通常还给出VCE饱和压降的测试条件。它告诉我们在指定IF与IC下可以期待怎样的低电平，但这仍不是任意负载下的保证。目标逻辑门的VIL必须高于最坏VOL并留有噪声余量。
速度同样受工作点影响。把三极管压得很深会增加存储时间，输出关断变慢；高频隔离信号需要在电流裕量与饱和深度之间折中，必要时应选择更适合数字传输的高速光耦。
板上验证要覆盖三个边界把输入电流调到设计下限，测量输出VOL和上升、下降时间；再把输出电源调到允许上限，因为上拉电流会随电压增加。温度升高后重复测量，确认门限余量没有被吃光。
图4 CTR、饱和压降和开关时间必须连同测试条件一起读取
测量时同时记录IF、VCE和输出负载。只写“光耦低电平0.2V”无法复用，因为换一个上拉电阻或负载，这个数值就可能改变。若使用多通道光耦，还应检查通道间温升和供电共享。
电路修正通常有多种路径：增大上拉电阻、降低输出负载、提高合理范围内的IF，或更换CTR分档和速度更合适的器件。选择哪一种，要由逻辑门限、速度和功耗共同决定。
输入LED也要留出驱动端能力。GPIO高低电平会随输出电流变化，串联电阻的容差与LED正向压降又会改变IF；若隔离侧供电本身波动，按标称电压算出的电流预算可能偏乐观。
对长期运行设备，可把CTR衰减纳入余量而不是把样机实测值当保证值。具体老化条件和降额应回到目标器件资料；设计上至少避免让最坏工作点刚好压在逻辑门限线上。
· 计算：用最小CTR核算可用集电极电流。
· 门限：比较最坏VOL与后级VIL。
· 验证：覆盖电源、温度和器件离散边界。
换料时，CTR分档比型号前缀更值得看同系列器件可能按CTR范围分档，最小值、开关时间和封装脚位也可能不同。替代料评审应重新代入最坏电流预算，并在板上复测VOL与边沿，不能只确认封装能焊上。
结论光耦输入有电流，只完成了隔离链路的前半段。输出能否成为可靠的逻辑低电平，要由最小CTR、上拉负载、饱和压降和后级门限共同回答。
若后级是施密特输入，可利用其门限滞回提高抗噪性，但仍不能用滞回来掩盖静态低电平裕量不足。若后级没有施密特特性，慢边沿在噪声环境下更容易产生重复翻转，必要时应增加整形而不是继续加深光耦饱和。
换料时也要核对引脚、CTR分档、温度等级和开关时间。名称相近的光耦不一定能直接替代，尤其不能只对比隔离耐压和封装尺寸。
故障复现时可同时抓取输入LED电流和输出节点电压。两者同步异常更像驱动或供电问题，输入稳定而输出抬高则更应检查CTR、上拉负载和温度。
把这四项写进原理图评审表，偶发低电平问题会比盲目加大LED电流更容易闭环。
