ARM/FPGA-凡亿课堂

电子产业一站式赋能平台

人气阅读

自举电容充不满，高边MOS为何会发热？ 2026-08-14 15:16:37

电感换大封装，EMI为何反而变差？ 2026-08-14 15:07:43

复位RC时间够长，MCU为何仍会启动异常？ 2026-08-14 14:59:04

测试线多接5厘米，S参数为何变了？ 1 路径报红就设false path，为何更危险？ 2 技术资讯 I 反激电源热环路布局指南：如何从源头降低 EMI 3 三星工会与资方谈判破裂或启动罢工程序争取更高奖金 4 一个有趣的问题，为什么国产芯片手册也是英文版？ 5 高速PCB设计指南二 6 AD19PCB界面的PCblist的认识 7 PCB检测技术升级 AI赋能质量管控良率提升至98.5% 8 小米第四颗自研芯片正式登场，命名为澎湃G1 9 AD19如何实现铜皮自动更新使能动态铜皮

路径报红就设false path，为何更危险？

路径报红就设false path，为何更危险？false path不会让硬件更快，它只会让时序分析器停止追问；一条路径是否能忽略，必须先由功能结构证明 TimeQuest里一条路径报红，加入set_false_path后报告立刻变绿。项目继

凡亿教育

2026-08-14 11:28

浏览数9

时钟已经锁定，FPGA为何仍会偶发出错？

时钟已经锁定，FPGA为何仍会偶发出错？LOCKED只证明时钟管理单元锁住了，不代表复位、门控时钟和数据路径已经全部安全板上读到PLL或DCM的LOCKED信号，工程师常会先把时钟源排除。可偶发错拍往往发生在“已经锁定”之后：复位释放太快

凡亿教育

2026-08-13 11:28

浏览数23

地址刚换，BRAM数据为何下一拍才出来？

地址刚换，BRAM数据为何下一拍才出来？块RAM为了映射片上存储资源，读地址通常在时钟沿被采样；输出晚一拍不是工具拖延，而是接口时序的一部分仿真里把read_addr换成新地址，dout没有立刻跟着变，到了下一个时钟沿之后才出现目标数据。

凡亿教育

2026-08-12 11:18

浏览数29

always块只换个等号，时序为何变了？

always块只换个等号，时序为何变了？“=”与“<=”的差别不在符号长短，而在左值什么时候变化；写错位置，级联寄存器就可能失去原本的拍间边界时钟上升沿到来时，你希望A、B、C三级寄存器同时采样各自的旧值。代码里只把“<=”换成“=”，仿

凡亿教育

2026-08-11 11:24

浏览数42

FPGA引脚能翻转，IO电平为何不能乱选？

FPGA引脚能翻转，IO电平为何不能乱选？引脚能在逻辑里翻转，只说明逻辑和布线成立；电平标准还必须与Bank电源和外部接口处在同一电气规则里 Vivado下载成功、LED也能亮，不代表IOSTANDARD可以随手填写。FPGA的输入门限、输

凡亿教育

2026-08-10 10:39

浏览数42

去耦电容紧贴FPGA，电源噪声为何仍超标？

去耦电容紧贴FPGA，电源噪声为何仍超标？电容贴得近，只缩短了板面距离；电流若要绕远路穿过过孔和平面，安装电感仍会挡住高频补能 FPGA瞬态电流沿电源焊球、平面、过孔、去耦电容和地返回形成闭环。电容到封装的直线距离很短，不代表闭环面积小；端

凡亿教育

2026-08-08 11:50

浏览数122

if漏写一个else，为何综合出锁存器？

if漏写一个else，为何综合出锁存器？组合逻辑没有覆盖所有输入情况，综合器只能替你记住旧值在组合逻辑always块里，某个输出若只在if为真时赋值，条件为假时就没有新值。为了满足“保持原值”的行为，综合器会推断电平敏感锁存器；问题不在语

凡亿教育

2026-08-07 14:03

浏览数176

FPGA分频时钟能跑，为何约束仍会漏？

FPGA分频时钟能跑，为何约束仍会漏？逻辑产生了时钟，不等于时序分析器已经知道它的频率和相位寄存器分频、PLL或时钟管理资源的输出一旦驱动新的时钟脚，静态时序分析就需要知道它与源时钟的关系。只约束入口时钟，不能保证所有生成时钟的周期、相位

凡亿教育

2026-08-05 10:24

浏览数71

Xilinx FPGA 输入延迟原语：IDELAYE2 与 IDELAYE3 详解

在高速接口设计中，时序收敛往往是工程师面临的最大“噩梦”。当数据传输速率突破 800Mbps 时，微小的 PCB 走线差异都足以让系统崩溃。本文将深度剖析 Xilinx 7 系列（IDELAYE2）与 UltraScale 系列（IDELAYE3）的底层原理，带你彻底攻克输入延迟校准难题。一、核心基