ARM/FPGA-凡亿课堂

电子产业一站式赋能平台

人气阅读

高速PCB设计难学吗？零基础怎么学高速板 2026-09-24 16:48:17

凡亿电路物联网方案开发：传感器+通信+云平台对接 2026-09-24 16:38:51

凡亿电路PCBA加工服务：PCB+SMT+测试全流程服务 2026-09-24 16:35:27

凡亿电路PCB小批量制板：多品种快速换线生产能力 1 凡亿电路PCB设计评审服务：帮你检查Layout是否合格 2 三极管共射放大电路（NPN Common-Emitter Amplifier） 3 AD原理图报错XXX.Sch Compiler Sheet-Entry XX not matched to port怎么解决？ 4 差分电阻都相等，共模为何仍会漏进输出？ 5 高性能中端 20 纳米 FPGA 10AT090S2F45E2SG、10AT115S2F45E2SG主要功能、应用 6 【朱老师IT充电站】新人到公司碰到不愿意带的师父怎么办 7 雷击浪涌的防护解析 8 科学家发现GPS比地震传感器更快发现海啸 9 两层板如何做阻抗控制呢

JTAG只断一颗器件，整条链也可能扫不出来

JTAG只断一颗器件，整条链也可能扫不出来

JTAG只断一颗器件，整条链也可能扫不出来

JTAG只断一颗器件，整条链也可能扫不出来

JTAG只断一颗器件，整条链也可能扫不出来下载器插上后，一颗FPGA也扫不到，但板上的JTAG时钟明明在跳。这并不一定说明下载器坏了，也不意味着所有器件同时出问题。多器件菊花链的数据要逐级穿过器件，再返回下载器；中间一级没有正确转发，整条链

2026-09-04 14:59

浏览数241

128级移位寄存器，综合后只占几片LUT

128级移位寄存器，综合后只占几片LUT

128级移位寄存器，综合后只占几片LUT

128级移位寄存器，综合后只占几片LUT

128级移位寄存器，综合后只占几片LUTRTL里写出128级移位寄存器，很多人会先按128个触发器估资源。综合报告却可能只出现几片LUT，因为部分Xilinx LUT能够配置成SRL：数据每拍在LUT内部移动，地址端选择从第几级取出。它非常

2026-09-03 10:59

浏览数171

同样是选择逻辑，if为什么可能比case更慢？

同样是选择逻辑，if为什么可能比case更慢？

同样是选择逻辑，if为什么可能比case更慢？

同样是选择逻辑，if为什么可能比case更慢？

同样是选择逻辑，if为什么可能比case更慢？两段RTL都是“满足某个条件就选一路数据”，仿真结果也一样，综合后的关键路径却可能差几级MUX。连续if/else表达的是“前面条件优先”，后面每一项都要等前面被排除；互斥、完整的case更容易

2026-09-02 11:30

浏览数144

组合逻辑少写一个敏感信号，仿真结果就会失真

组合逻辑少写一个敏感信号，仿真结果就会失真

组合逻辑少写一个敏感信号，仿真结果就会失真

组合逻辑少写一个敏感信号，仿真结果就会失真

组合逻辑少写一个敏感信号，仿真结果就会失真组合逻辑表达式没写错，综合报告也没有锁存器，RTL仿真里输出却会莫名保持旧值：某个输入变化后毫无反应，等另一个信号动一下才一起更新。这里常见的根因不是门级电路有记忆，而是组合always块漏写了敏感

2026-09-01 14:38

浏览数184

多位总线各打两拍，数据仍可能拼错

多位总线各打两拍，数据仍可能拼错

多位总线各打两拍，数据仍可能拼错

多位总线各打两拍，数据仍可能拼错

多位总线各打两拍，数据仍可能拼错单比特异步信号常用两级触发器降低亚稳态向后传播的概率，于是有人把8位、16位总线的每一位都各打两拍。仿真里数据能过去，上板后却偶尔出现从未发送过的组合值。两级同步器解决的是单个采样点的亚稳态传播，不会保证多位

2026-08-31 15:15

浏览数202

用与门关时钟，为何会多出窄脉冲？

用与门关时钟，为何会多出窄脉冲？

用与门关时钟，为何会多出窄脉冲？

用与门关时钟，为何会多出窄脉冲？

用与门关时钟，为何会多出窄脉冲？把clk与enable直接相与，仿真低速看着能停钟，上板后却可能多出窄脉冲或偶发状态错乱。核心原因是：enable若在clk高电平期间变化，组合门输出会立即截断或开启半个周期。普通LUT不属于低偏斜时钟资源，

2026-08-28 11:11

浏览数251

JTAG下载成功，FPGA断电后为何又空了？

JTAG下载成功，FPGA断电后为何又空了？

JTAG下载成功，FPGA断电后为何又空了？

JTAG下载成功，FPGA断电后为何又空了？

JTAG下载成功，FPGA断电后为何又空了？以常见SRAM型FPGA为例，JTAG把SOF配置送入片内配置SRAM，下载完成后逻辑会立即运行，但这些配置位依赖供电保存。断电后SRAM清空，下次上电若没有外部配置存储器、启动模式或有效镜像，器

2026-08-27 11:03

浏览数260

MIG系统时钟和参考时钟为何不能混用？

MIG系统时钟和参考时钟为何不能混用？

MIG系统时钟和参考时钟为何不能混用？

MIG系统时钟和参考时钟为何不能混用？

MIG系统时钟和参考时钟为何不能混用？MIG配置界面把System Clock和Reference Clock分开，并不是同一个时钟的两种叫法。系统时钟服务于控制器和内部时钟生成，参考时钟则给延迟校准等专用资源提供基准；它们对频率、缓冲类型

2026-08-26 11:18

浏览数167

状态机编码没错，输出为何还会冒窄脉冲？

状态机编码没错，输出为何还会冒窄脉冲？

状态机编码没错，输出为何还会冒窄脉冲？

状态机编码没错，输出为何还会冒窄脉冲？

状态机编码没错，输出为何还会冒窄脉冲？状态机的状态序列正确，不代表由状态位和输入组合译码出的外部控制信号没有传播延迟毛刺功能仿真里状态转移完全正确，板上外部使能却偶发冒出几纳秒窄脉冲。下游器件如果把它当异步控制，哪怕脉冲远小于一个时钟周期

2026-08-25 11:33

浏览数258

异步FIFO空满判断，为何不能直传二进制指针？

异步FIFO空满判断，为何不能直传二进制指针？

异步FIFO空满判断，为何不能直传二进制指针？

异步FIFO空满判断，为何不能直传二进制指针？

异步FIFO空满判断，为何不能直传二进制指针？二进制指针进位时会多位同时变化，异步采样可能拼出从未存在过的地址异步FIFO通常保留本地二进制指针用于寻址，再把指针转换成格雷码跨时钟域。格雷码减少多位翻转带来的组合歧义，但每一位仍需同步，空

2026-08-24 11:12

浏览数273

时序原本通过，加上时钟不确定度为何违例？

时序原本通过，加上时钟不确定度为何违例？

时序原本通过，加上时钟不确定度为何违例？

时序原本通过，加上时钟不确定度为何违例？

时序原本通过，加上时钟不确定度为何违例？时钟不确定度没有制造新延迟，它只是收回了原先虚构的理想裕量未设置时钟不确定度时，STA默认发起沿和捕获沿比实际更理想。加入抖动、偏斜和建模余量后，setup与hold检查都会收紧。新违例暴露的是原来

2026-08-22 11:19

浏览数210

case少写default，为何综合出锁存器？

case少写default，为何综合出锁存器？

case少写default，为何综合出锁存器？

case少写default，为何综合出锁存器？

case少写default，为何综合出锁存器？组合逻辑没有覆盖所有输入情况，综合器只能替你记住旧值在组合逻辑always块里，某个输出若只在if为真时赋值，条件为假时就没有新值。为了满足“保持原值”的行为，综合器会推断电平敏感锁存器；问题

2026-08-21 10:50

浏览数285

普通寄存器只打一边沿，DDR数据为何会丢一半？

普通寄存器只打一边沿，DDR数据为何会丢一半？

普通寄存器只打一边沿，DDR数据为何会丢一半？

普通寄存器只打一边沿，DDR数据为何会丢一半？

普通寄存器只打一边沿，DDR数据为何会丢一半？一个时钟周期要输出D1和D2两份数据，可靠做法是使用IOB中的ODDR专用资源，而不是让普通寄存器跨两个边沿拼接接口时钟100MHz，需求却是每个周期送出两位数据。RTL若只在posedge里

2026-08-20 11:25

浏览数188

代码不长，组合逻辑为何还是跑不快？

代码不长，组合逻辑为何还是跑不快？

代码不长，组合逻辑为何还是跑不快？

代码不长，组合逻辑为何还是跑不快？

代码不长，组合逻辑为何还是跑不快？RTL看起来很短，并不代表综合后的组合路径就少；真正决定速度的是LUT分解层级和互连跨度一条if里只写了几个条件，一个assign也只有一行，为什么综合后关键路径还是穿过好几级逻辑？因为RTL是功能描述，

2026-08-19 10:55

浏览数206

复位网扇出很大，为何布局后更难收敛？

复位网扇出很大，为何布局后更难收敛？

复位网扇出很大，为何布局后更难收敛？

复位网扇出很大，为何布局后更难收敛？

复位网扇出很大，为何布局后更难收敛？复位逻辑只有一根线，不代表物理实现简单；一旦跨区域驱动大量寄存器，它就会变成长路由和拥塞源 RTL里一条reset连到很多always块，看起来比数据路径还简单，为什么布局布线后反而难收敛？因为综合看到的

2026-08-18 11:34

浏览数175

硬件设计 Altium 单片机全部

精彩课程

推荐作者

凡亿教育小亿

粉丝数:231

+关注

黄勇

粉丝数:224

+关注

凡亿教育刘老师

粉丝数:106

+关注

☆逍★遥★龍☆

粉丝数:41

+关注

热门直播

开班信息

设计指南

PCB设计指南

2023-08-21 16:30:02

Altium Designer

2023-08-26 13:52:07

Cadence Allegro

2023-08-26 13:52:41

2023-08-26 13:52:59

PCB封装指南

2023-08-27 22:52:59

嵌入式单片机指南

2023-08-30 15:55:42

2026-03-12 16:21:58

热门面试题

电子工程师面试自我介绍怎么说？三分钟模板怎么准备？面试技巧

2026-09-24 09:25:05

PCB电源完整性PI怎么仿真？去耦电容怎么选？PDN阻抗目标怎么定？PCB仿真面试

2026-09-24 09:24:22

FPGA跨时钟域怎么处理？打两拍、异步FIFO、握手怎么选？亚稳态怎么避免？FPGA面试

2026-09-24 09:24:07

Linux设备树怎么写？节点和属性怎么定义？compatible怎么匹配驱动？嵌入式Linux面试

2026-09-24 09:23:50

LDO线性稳压怎么选？压差、噪声、PSRR怎么看？LDO和DC-DC区别？电源面试

2026-09-24 09:23:37