No data
写文章
发视频
提问题
传文档
电子设计讲堂 专家精讲课程 知识传授指导
前沿电子资讯 电子技术干货 经验知识总结
设计问答汇总 在线答疑解惑 达人倾囊相授
专业行业文档 知识类目清晰 要点一键下载
阻抗计算神器 多层板阻抗 凡亿层压结构
PCB设计指南 EDA设计指南 封装设计指南
Symbol下载 PCB封装下载 3D模型下载
快速打孔设置 器件快速聚拢 一键检查跨分割
凡亿ADSkill工具 敷铜脚本插件 快速添加差分
技术题库汇总 如何谈薪资 常见面试技巧
优质电子公司 专业人才简历 高薪一键触达
凡亿是国内领先的电子研发和技术培训提供商，是国家认定的高新技术企业。以“凡亿电路”“凡亿教育”作为双品牌战略，目前近110万电子会员，技术储备为社会持续输送7万余人高级工程师，服务了1万多中小型企业合作伙伴。
板子冒烟，十有八九不是芯片的锅，而是过孔没打够。大电流路径上，过孔数量不足是新手最常踩的坑。1、过孔为什么是瓶颈？单个过孔的导电截面积远小于同宽走线。0.3mm孔径过孔，1oz铜厚，温升10°C时载流仅约1A。实际安全值还要打五折，约0.5
等长不等于等延迟，抖动和Skew不算清楚，系统随时崩盘。1、抖动是时间轴上的心跳不齐随机抖动来自热噪声，服从高斯分布；确定性抖动来自串扰和电源噪声。普通晶振抖动约正负50ps，10Gbps接口中足以让眼图闭合。2、Skew是空间上的到达不同
连接器焊盘下的反焊盘，是高速背板设计中最容易被忽视的阻抗杀手。挖小了电容炸裂，挖大了电感飙升，这个尺寸到底怎么定？1、反焊盘的本质是一场电容与电感的博弈过孔焊盘与参考平面之间形成寄生电容，反焊盘越小，电容越大，阻抗越低。反焊盘越大，电容减小
画PCB这件事，入门不难，但踩坑太容易了。很多人从原理图导入到出Gerber，整个流程跑通了就觉得自己会画板子，结果板子打回来不是这里啸叫就是那里干扰，严重的一上电直接烧器件。其实回过头看，大多数问题都出在一些低级错误上。这些错误本身不难理
信号换层不打回流地孔，等于给高频电流开了一扇逃逸的门。但地孔不是越多越好，数量背后有明确的工程逻辑。1、先说结论：4个最佳，2个够用，1个勉强传统最佳实践是在信号过孔四周对称放置4个回流地孔。实测数据显示，从1个增加到4个，高频插入损耗明显
1mil等长被奉为PCB设计的金科玉律，但这笔账，真的算对了吗？1、等长的本质是等时，不是等长差分信号靠两根线的电压差传递信息。长度不一致，到达时间就有偏差，这个偏差叫时延差（Skew）。接收端一旦无法准确识别交叉点，误码率直接飙升。核心公
高速信号的回流路径一旦被破坏，你以为只是信号质量变差？不，差模辐射已经在路上了。1、回流路径为什么这么重要高速信号本质上是一个电流环路。信号线流出，参考平面流回。这两条路径靠得越近，环路面积越小，辐射越弱。参考平面就是回流的高速公路。一旦断
印刷电路板（PCB）的合理布局和布线是电子产品设计中的关键环节，直接影响电路的性能、可靠性和制造成本。良好的布局和布线不仅能减少电磁干扰（EMI），提高信号完整性，还能显著提升生产效率。一、合理布局的原则功能模块划分明确将整个电路按功能模块
谈串扰，所有人第一反应是拉大间距。但在高速数字电路中，相邻层走线的相对方向，对串扰的影响远超间距。这个被忽视的变量，才是真正的幕后推手。1、平行比正交多出多少串扰2、当相邻层走线平行时，电场耦合面积最大，互感最强，近端串扰可达信号幅度的15
DDR5已不是"高速设计"，而是"极限设计"。6400MT/s的速率下，一个位周期仅156ps，1mm走线就带来6~7ps延迟。很多工程师盯着等长不放，却忽略了真正的杀手——参考平面。1、等长：只是入门门槛DDR5的等长要求确实严苛。数据组
多路复用器一切换，输出端就冒出ns级电压尖峰，幅值可达50至200mV。罪魁祸首就是电荷注入。不搞定它，16位ADC读出来可能只剩12位。1、毛刺从哪来？模拟开关由并联的NMOS和PMOS构成。控制信号跳变时，栅极-漏极寄生电容CGD将电荷
做硬件工程师这么多年，见过太多项目在EMC测试环节栽跟头。有时候一个问题改来改去，芯片换了、线宽调了、屏蔽罩也加上了，折腾大半个月还是过不了。其实说句实在话，80%的EMC干扰问题，在布局阶段就已经埋下了根。说白了，PCB布局才是EMC设计
GND铜皮铺满了整层板，DRC一跑却提示网络未连接。铜皮明明盖上去了，为什么还是不算连上？问题大概率出在热焊盘连接方式上。1、根源：热焊盘把路堵死了AD默认的焊盘与铜皮连接方式是Thermal Relief，也就是十字花焊盘。这种方式只用四
译码器输出悬空，看似什么都没接，实则暗流涌动。功耗和噪声都会找上门，但要说哪个更要命，答案很明确。1、悬空等于什么？对于TTL电路，输出悬空相当于正逻辑"1"。但这不是安静的高电平，而是一个随时可能被干扰撬动的脆弱状态。CMOS虽然静态电流
你以为走线只是一根导线？在高频下，它是电容、电感和电阻的集合体，相位就是这样被偷偷吃掉了。1、分布参数有多大？FR4板上，走线每厘米约有1pF分布电容，7nH分布电感。一根20厘米的走线，光它自己就有约2pF电容和14nH电感。加上负载电容
发文章
芯片上电保护那些事儿
芯片公司都有哪些职位
电子设计：LS163，LS161实现任意进制，完整电路仿真，Load用16-n进制，MR清零检测n-1
电子设计：Xilinx_ISE版 FPGA数字信号处理－FIR核轻松写意完成滤波器设计
电子设计：FPGA零基础-从最简单的与非门电路开始
【仿真课程】电源DC直流、SPDDDR3电路板压降仿真分析
2026-05-20 11:34
2025-06-26 09:58
2025-06-11 17:38
2025-03-31 17:45
2023-08-21 16:30:02
2023-08-26 13:52:07
2023-08-26 13:52:41
2023-08-26 13:52:59
2023-08-27 22:52:59
2023-08-30 15:55:42
2026-03-12 16:21:58
2023-09-09 14:36:37
2023-09-09 15:31:00
2023-09-09 15:41:33
2023-09-09 16:37:29
2023-09-09 16:38:54
我要投稿
技术文章
视频教程
百问百答
下载APP
在线客服
扫码关注
