No data
写文章
发视频
提问题
传文档
电子设计讲堂 专家精讲课程 知识传授指导
前沿电子资讯 电子技术干货 经验知识总结
设计问答汇总 在线答疑解惑 达人倾囊相授
专业行业文档 知识类目清晰 要点一键下载
阻抗计算神器 多层板阻抗 凡亿层压结构
PCB设计指南 EDA设计指南 封装设计指南
Symbol下载 PCB封装下载 3D模型下载
快速打孔设置 器件快速聚拢 一键检查跨分割
凡亿ADSkill工具 敷铜脚本插件 快速添加差分
技术题库汇总 如何谈薪资 常见面试技巧
优质电子公司 专业人才简历 高薪一键触达
凡亿是国内领先的电子研发和技术培训提供商，是国家认定的高新技术企业。以“凡亿电路”“凡亿教育”作为双品牌战略，目前近110万电子会员，技术储备为社会持续输送7万余人高级工程师，服务了1万多中小型企业合作伙伴。
答：Allegro软件中常见的一些PCB术语以及释义如下所示：
答：我们在进行PCB设计之前，都需要先绘制板框，在PCB绘制板框，都是绘制标准的，比如矩形、圆形，如果板框是异形的，一般是通过autocad软件绘制好之后，导入到PCB中。板框进行修改呢，也是如此，我们这里举例讲解一下，对于规则的板框绘制完成以后，我们应该如何对其进行修改，具体如下。
答：我们在进行布局的时候，执行移动命令，移动的时候会显示器件的飞线，方便引导工程师进行布局，如图6-213所示，移动哪个器件，哪个器件就会显示飞线。
答：我们在进行PCB设计的时候，导入DXF文件后者其它参照的对象，都会在PCB中新建一些subclas层，累计的多了，subclass层就会非常多，所以我们这里讲解一下，如何去删除自己新建的subclass层，具体操作如下所示：
答：我们在PCB设计过程中，差分信号是比较重要的信号，一般设置差分信号到其它信号的间距是20mil，但是设置完差分信号到其它信号的间距之后，差分对内PN之间不满足20mil的间距，会报错，如图6-205所示：
答：我们在Allegro中进行设计的时候，总会遇到这样的问题，创建类的时候，可供选择的选项太多，这里我们对这些不同的类做一个说明：
答：这里所说的多余的走线、多余的过孔，指的就是不连接任何地方或者多出来的一截线段，过孔就是不需要打孔地方，打了过孔，这些在最终的PCB文件中都需要将这些多余的线与过孔进行删除，我们这里讲解一下，如何而去定位多余的走线、多余的过孔：
答：我们在进行PCB设计的时候，都是在PCB布局完成之后，在PCB中进行规则设置，但是很多原理图工程师喜欢在原理图中设置规则，这样导入网表之后，PCB加入的规则就会被冲掉，我们这里讲解一下，如何不将原理图的中所添加的规则导入到PCB中，具体操作的步骤如下所示：
答：我们这里所说的铜皮避让区域，一般指的是手动去对铜皮进行修整过的地方。在处理相同模块的时候，这个手动进行调整过的地方是可以进行复制的，这里讲解一下，如何对修整好的铜皮避让区域进行复制以及其它操作，具体如下：
答：我们输出贴片坐标文件，执行File-Export，选择Placement，输出的坐标文件，输出的文件是文本文件，为了贴片更方便一些，我们这里讲解下如何从Allegro软件中导出Excel格式的贴片坐标文件，操作如下：
答：我们在设计完成之后，需要对所有的铜皮进行smooth处理，在进行smooth处理的时候，有时因为铺铜的错误操作，出现有一块或者几块铜皮不能更新，出现Out of data shape的问题，如图6-188所示，
答：在Allegro软件中，所铺的铜皮全部都是动态铜皮，在进行Etch显示的时候，包括走线、铜皮都会显示，在前面的问答中我们讲解了如何将铜皮全隐藏不显示，但是，这样不方便走线设计，走线时不清楚哪一块有铜皮，这里我们讲解一下，如何设置铜皮不显示，但是在PCB中还是显示铜皮的边框，具体操作如下所示：
答：做无盘设计的目的，是因为通孔的焊盘在内电层，是具有寄生电容的效应的，容易造成阻抗的不连续，导致信号出现发射，从而影响信号的完整性，所以在处理高速信号时候，在PCB设计端就将走线连接层的焊盘去掉，最大程度的保持地过孔与通孔连接处的走线阻抗一致，具体操作的步骤如下所示：
答：在进行PCB设计的的时候，为了防止突发状况的发生，一般都会进行随时保存，做久了以后还是会忘记去保存，所以Allegro软件提供了自动保存的功能，这里我们讲解一下如何进行自动保存，以及自动保存的时间如何设置,，具体操作如下：
答：一般结构工程师在绘制结构图纸的时候，都会有顶视图与底视图之分，我们导入到PCB之后，是需要将底视图左右镜像处理的，因为PCB里面的背面是从正面透视看过去的，所以将底视图镜像之后，就是是跟PCB界面是一致的，对底层的DXF文件镜像处理的操作步骤，具体如下所示：
发文章
Layout导入DXF板框的方法
【开源】OpenMV触屏扩展板，只要26块！额外预留三路舵机+一路UART
Xilinx_ISE版 FPGA数字信号处理设计-并行结构FIR滤波器设计
PCB电子设计：双向可控硅四象限触发实验，四个象限可用三个，不建议用第四象限
零基础电子设计：跟我一起学半导体—镀膜
Micropython 硬件开发入门到熟练
2026-05-20 11:34
2025-06-26 09:58
2025-06-11 17:38
2025-03-31 17:45
2023-08-21 16:30:02
2023-08-26 13:52:07
2023-08-26 13:52:41
2023-08-26 13:52:59
2023-08-27 22:52:59
2023-08-30 15:55:42
2026-03-12 16:21:58
2023-09-09 14:36:37
2023-09-09 15:31:00
2023-09-09 15:41:33
2023-09-09 16:37:29
2023-09-09 16:38:54
我要投稿
技术文章
视频教程
百问百答
下载APP
在线客服
扫码关注
