说起来，做高速电路的兄弟们应该都遇到过这事儿——示波器往那儿一摆，眼图一打出来，心里顿时凉了半截。这眼图怎么跟没睡醒似的，眼睛都快睁不开了？按我的经验，这种时候别急着改板子。先把项目关一关，泡杯咖啡，回去跑跑SI仿真。今天咱们就聊聊，眼图那

仿真结果显示眼图完美、串扰可控，但板子回来测试却发现信号失真、误码率超标——这种"仿真与实测脱节"的困境，让许多硬件工程师陷入自我怀疑。问题往往出在仿真到生产的5个关键断点。一、仿真模型与现实的差距材料参数偏差PCB基材介电常数（Dk）标称

在当今的电子设计领域，电路仿真扮演着至关重要的角色。它不仅能帮助工程师在硬件实现之前验证设计、发现潜在问题，还能极大地缩短开发周期、降低成本。而在众多仿真工具中，Analog Devices（原Linear Technology）推出的LTspice以其免费、功能强大且无节点限制的特点，成为了全球工

在高速电路设计中，信号完整性是决定系统稳定性的核心要素。接地反弹（Ground Bounce）与衬底耦合（Substrate Coupling）作为两大隐蔽性极强的噪声源，常导致时序错乱、逻辑误判甚至系统崩溃。下面将简短介绍这两个专业名词。

面对DDR5、PCIe 5.0等高速信号设计需求，新人常困于工具选择。本文直击核心，从功能、适用场景、学习成本三维度解析4款主流工具，助你快速定位适配方案。1、项目复杂度复杂多层板/高速SerDes → Sigrity 或 SIwave中低

在深亚微米时代，信号完整性（SI）已经成为芯片性能的“隐形杀手”，随之而来是更严重的接地反弹、串扰、时序紊乱等问题，传统的解决方案已经失效，因此本文将针对其三大方案，直击要害。1、电路设计：从源头扼杀SI风险①边沿速率（Slew Rate）

高速电路设计时代，信号完整性（SI）问题直接决定产品良率。面对SPICE、IBIS、Quantic EMC等工具矩阵，工程师需精准匹配需求与工具特性。本文提炼6款主流工具核心差异，给出硬核选型参考。精度优先场景▸ 选SPICE → 需接受数

(1)这两天，仿真进展比较OK。在SystemVue里，单独仿真了一下里面的ADC模型的特性，能看出ADC的量化特性，也差不多能看出混叠的特性，也能看出如果不加抗混叠滤波器噪底增加的特性。虽然整体的链路，和我印象中的ADC的工作方式不太一样，但是如果把这个链路当成一个黑盒子，我只看输入和输出，还是可

在电子设计中，我们不会拿任何变化的参数冒险，并希望能对设计的失败概率进行独立的分析。典型的PCB设计包含数百个元器件，因此假定生产出来的每块PCB板中数值恒定则是异想天开的。事实上，在生产电容器、电阻器、电感器和晶体管等电子元器件时，其数值都有一个容差率。这意味着，100欧姆的电阻器实测时可能是95

少年有维特的烦恼，而SI/PI工程师有串扰的烦恼。串扰是在做SI相关的工程师经常听到或遇到的问题，但实质上能理解串扰的工程师还是少数。不管是在低速或是高速电路的设计甚至射频电路、天线都会有串扰的问题存在。有人可能会想说天线？！是的，像阵列天线会特别强调Iolation。简单来说，两条传输线或导体，相

DDR是当前最常用的存储器设计技术之一，其高速、低功耗的特性满足了众多消费者的需求。但随着传输速度的加快，DDR的设计验证难度呈指数上升。对仿真工程师来说，DDR的高速率很容易引起一系列信号完整性问题，引发包括时序冲突、协议背离、时钟抖动及

Altair Feko 是一款专业的高频电磁仿真软件，它在电磁场仿真领域有着超过20年的领导地位。Feko 特别擅长处理高频电磁问题，广泛应用于多个行业，包括航空航天、国防、汽车、通信和消费电子产品等。通过使用 Feko，工程师可以优化无线连接、确保电磁兼容性（EMC）、进行雷达截面积（RCS）和散

新的Simcenter FLOEFD 2312软件发布增强了嵌入CAD环境中的CFD软件功能，缩短了前处理时间，加快了电子热设计工作流程，同时增加了结构分析的新功能，并改进了仿真自动化的应用程序接口（API）。针对PCB回流焊炉的热仿真在PCB回流焊中，当PCB沿着传送带移动时，它会暴露在具有不同气

随着PCB设计复杂度越来越高，对信号完整性的分析除了反射、串扰及EMI之外，稳定可靠的电源供应也成为了大家重点研究的方向之一，特别是在低压大电流和高速设计供电场景中，电源的波动往往会带来致命的影响，于是，电源完整性PI（Power Inte

在电子通信和系统设计中，信号完整性是所有电子工程师的学习重点，也是众多项目设计的重要环节，学不好信号完整性，就容易被市场淘汰，所以今天来深入理解信号完整性的关键技术参数及名词解释，希望对小伙伴们有所帮助。1、信号完整性（Signal Int