答：我们以一个电阻的封装为例，详细讲解创建一个简单分立元器件步骤：第一步，按照我们前面的问答中详细介绍，新建一个库文件，如图2-11所示,填写名称为RES,起始名称为R，PCB封装那一栏先可以不用填写，分立器件，Part选择1即可，其它按照默认设置； 图2-11 新建RES的库文件是示意图第二步，在弹出的R?的虚线框，在右侧栏选择Place Rectangle，绘制一个合适的矩形框在虚线内部，运用菜单栏上的Snap To Grid，关掉格点，将矩形框调整到合适的位置，然后将虚线框缩小至

答：orcad系统自带的原理图库的路径是（16.6版本）C:\Cadence\SPB_16.6\tools\capture\library，在路径下，后缀为olb的文件就是，每一个库所包含的器件如下：AMPLIFIER.OLB  共182个零件，存放模拟放大器IC，如CA3280，TL027C，EL4093；ARITHMETIC.OLB  共182个零件，存放逻辑运算IC，如TC4032B，74LS85等；ATOD.OLB  共618个零件，存放A/D转换IC，如A

答：orcad的快捷键是系统设置好的，不能进行更改，快捷键在每个菜单命令的后面都有显示，下面列举一些比较常用的命令的快捷键：Ø I:放大                              &n

答：执行菜单命令Options→Design→Template…，如图2-10所示，在弹出的界面中选择Fonts选项，即可对相对应的参数的字体的大小进行设置，一般orcad中采用的字体都是Arial字体，采用大小是小六，想要更改字体、大小直接左键单击就可以进行更改。 图2-10  字体大小设置示意图

答：第一步，对单页的原理图页面进行设置。首先，选中你要更改页面尺寸的那一页原理图；然后单击鼠标右键，执行命令Schematic Page Properties，如图2-6所示，进行页面大小设置；在弹出的界面中，修改页面大即可，也可以对页面进行自定义的大小设置，如图2-7所示： 图2-6  单页页面参数设置示意图             图2-7 页

答：执行菜单命令Options→Preference，弹出如图2-5所示界面，在此界面中选择Colors/Print选项，进行颜色跟打印设置选项，每一个颜色设置前面都一个勾选的选项，勾选表示的含义是打印这份原理图的时候，这个参数显示在打印的图纸上，反之不显示在图纸上。 图2-5  颜色设置示意图如果需要修改颜色，直接鼠标左键单击相对应的颜色框进行修改就可以了，右下角是系统默认颜色，点击下就恢复到系统默认的颜色。下面对几个常用的参数进行说明如下：Ø Alias:网络标

答：执行菜单命令Options→Preference，弹出如图2-4所示界面，在此界面中选择Grid Display选项，进行格点的设置，格点的设置分为原理图部分和库部分，设置参数基本是一致的，有以下几个参数需要设置：Ø Displayed选项：勾选表示格点显示，不勾线表示格点不显示；Ø Grid Style选项：Dots表示格点以点状来显示，Lines表示格点以线段的形式来         &n

答：在PCB设计中，等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDRSDRAM）甚至4次，而随着芯片运行频率的提高，信号传输延迟对时序的影响的比重越来越大，为了保证在数据采样点（时钟的上升沿或者下降沿）能正确采集所有信号的值，就必须对信号传输的延迟进行控制。等长走线的目的就是为了尽可能的减少所有相关信号在PCB上的传输延迟的差异。高速信号有效的建立保持窗口比较小，要让数据和控制信号都落在有效窗口内，数据、时钟或数

答：背钻其实就是控深钻比较特殊的一种，在多层板的制作中，例如12层板的制作，我们需要将第1层连到第9层，通常我们钻出通孔（一次钻），然后陈铜。这样第1层直接连到第12层，实际我们只需要第1层连到第9层，第10到第12层由于没有线路相连，像一个柱子。这个柱子影响信号的通路，在通讯信号会引起信号完整性问题。所以将这个多余的柱子（业内叫STUB）从反面钻掉（二次钻）。所以叫背钻，但是一般也不会钻那么干净，因为后续工序会电解掉一点铜，且钻尖本身也是尖的。所以PCB厂家会留下一小点，这个留下的STUB的长

答：上拉、下拉电阻的作用有如下几种：提高电压准位：当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V)， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值；OC门电路必须加上拉电阻，以提高输出的搞电平值；加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻；N/A pin防静电、防干扰：在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗， 提供泄荷通路。同时管脚悬空就比较容易接受外界的电磁干

答：常规的基板板材的性能参数有如下几种：Tg，玻璃化转变温度，当温度升高到某一区域时，基板将由“玻璃态”转变成为“橡胶态”，此时的温度我们就称之为玻璃化转变温度；Td，分解温度，表示印制板基材的热分解温度，是指基材的树脂受热失重5％时的温度，作为印制板的基材受热引起分层和性能下降的标志；CTE，热膨胀系数，物体由于温度改变而有胀缩现象。其变化能力以等压(p一定)下，单位温度变化所导致的长度量值的变化，即热膨胀系数表示；CTI，相对漏电起痕指数，基材在表面经受住50滴电解液，一般是0.1%氯化铵水

答：PCB设计中常用的存储器有如下几种：Ø SDRAM，Synchronous Dynamic Random Access Memory（同步动态随机存储器）的简称，SDRAM采用3.3v工作电压，带宽64位，SDRAM将CPU与RAM通过一个相同的时钟锁在一起，使RAM和CPU能够共享一个时钟周期，以相同的速度同步工作，与 EDO内存相比速度能提高50%；Ø DDR， Dual Data Rate双倍速率同步动态随机存储器,严格的说DDR应该叫DDR SDRAM，人们习惯称

答：端接,Butt Joint，是指消除信号反射的一种方式。在高速PCB设计中,信号的反射将给PCB的设计质量带来很大的负面影响,采用端接电阻来达到线路的阻抗匹配，是减轻反射信号影响的一种有效可行的方式。端接，分为一下两类：Ø 源端端接，接在信号源端或信号发送端的端接，一般与信号走线串接；Ø 终端端接，接在信号终端或信号接收端的端接，一般与信号走线并接。源端端接的优点是接供较慢的上升时间，减少反射量，产生更小的EMI，从而降低过冲，增加信号的传输质量。我们在PCB设计中处理源

答：高速电路设计中电容的作用有如下几个：Ø 电荷缓冲池。电容的本质是储存电荷与释放电荷，当外界环境变化时，使得驱动器件的工作电压增加或者减少时，电容可以通过积累或者释放电荷来吸收这种变化，即将器件工作电压的变化转变为电容中电荷的变化，从而保持器件工作电压的稳定；Ø 高频噪声的重要泄放通路。高速运行的电路，时刻存在着状态的改变，这些改变将在电路上产生大量噪声干扰，我们需要将这些干扰泄放到相对稳定的地平面上，以免影响器件工作，因为电容在频率较高时表现为低阻抗，所以可以作为泄放通路

答：高速信号、低速信号的区分取决于以下两个因素：信号的有效频率F；信号走线的有效长度U。一般来说，信号的有效频率F约等于信号频率的5倍，信号走线的有效长度等于U=(0.35/F)/D,其中D是PCB上的走线延迟,在FR4的材质中D约等于180，得出的结论就是在信号走线的长度小于有效长度的1/6，信号为低速信号；反之，信号为高速信号。所以我们判定信号是否为高速、低速信号的步骤如下：Ø 获取信号的有效频率与信号走线的长度；Ø 计算出信号走线的有效长度；Ø 比较信号长度与