Sigrity仿真-凡亿课堂

电子产业一站式赋能平台

人气阅读

波特率对了还乱码？问题根本不在波特率！ 2026-06-24 10:15:51

背钻过孔仿真，残桩留多长才开始影响信号 2026-06-24 10:11:19

Dk频变这么大，仿真里设单值够用吗？ 2026-06-24 10:08:19

快速边沿过冲仿真，串阻到底怎么扫？ 1 凡亿教育北方官方培训基地落地大连，校企协同迈入新阶段 2 光电二极管的工作模式有四种 3 数据中心如何减少用水量保护资源？ 4 pads layout中怎样设置测量精度 5 如何识别USB低速和USB全速设备 6 一分钟了解磁环的阻抗特性及作用 7 校企携手，共培人才——武软&凡亿教育高速PCB特训营开班典礼圆满成功！ 8 QSDK QCN9074/QCN9024/QCN6024 wifi6 card 802.11ax 4x4 MU-MIMO 6GHz wifi6E M.2 9 基于Cortex®-M23内核【MCU】ATSAML11D16A-MU、ATSAML11D15A-MU 32位微控制器

端接电阻匹配方式-串联终端匹配

串联终端匹配技术，也称之为后端终端匹配技术，不同于其它类型的终端匹配技术，是源端的终端匹配技术。串联终端匹配技术是在驱动器输出端和信号线之间串联一个电阻。驱动器输出阻抗R0以及电阻R值的和必须同信号线的特征阻抗Z0匹配。对于这种类型的终端匹配技术，由于信号会在传输线、串联匹配电阻以及驱动器的阻抗之间实现信号电压的分配，因而加在信号线上的电压实际只有一半的信号电压。

李增（WareLEO)

2020-05-21 23:38

浏览数7900

端接电阻匹配方式-并联终端匹配

并联终端匹配是最简单的终端匹配技术：通过一个电阻R将传输线的末端接到地或者接到VCC上。电阻R的值必须同传输线的特征阻抗Z0匹配，以消除信号的反射。如果R同传输线的特征阻抗Z0匹配，不论匹配电压的值如何，终端匹配电阻将吸收形成信号反射的能量。终端匹配到VCC可以提高驱动器的源的驱动能力，而终端匹配到地则可以提高电流的吸收能力。

李增（WareLEO)

2020-05-21 23:36

浏览数7326

Sigrity 直流分析（PowerDC）操作练习教程

电压分布在每一层的颜色都会按照最小值和最大值的区间自动调节，注意：电压在地平面和电源平面上的不同分布情况 GND1 PO

电子视界

2020-05-20 22:13

浏览数8096

在研究由反射引起的振铃效应前，先讨论由电路谐振引起的振铃效应。在时钟速度高达10MHz的数字系统中，振铃（Ringing）现象是设计中的显著问题。传导系统对输入信号的响应，在很大程度上取决于系统的尺寸是否小于信号中最快的电气特性的有效长度，反之亦然。电气特性的有效长度由它的持续时间和传播延迟决定，即l=Tr/D（Tr =上升时间，ps；D=延迟，ps/in）。如果走线长度小于有效长度的1/6，该电路表现为集总系统，如果系统对输入脉冲的响应是沿走线分布的，称之为分布系统。

李增（WareLEO)

2020-05-18 21:51

浏览数6944

反射的理论分析和仿真

信号沿传输线传播时，其路径上的每一步都有相应的瞬态阻抗，无论是什么原因使瞬态阻抗发生了变化，信号都将产生反射现象，瞬态阻抗变化越大，反射越大。

李增（WareLEO)

2020-05-18 21:04

浏览数5244

信号仿真的-传输线原理

简单的说，传输线是由两条有一定长度的导线组成。如信号在走线上的传输时间大于电平跳变上升/下降时间的一半，则该走线判定为传输线。

李增（WareLEO)

2020-05-17 21:38

浏览数6007

信号完整性分析概论-概念的认识

信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的时候，具有所必需达到的电压电平数值。差的信号完整性不是由某一因素导致的，而是由板级设计中多种因素共同引起的。特别是在高速电路中，所使用的芯片的切换速度过快、端接元件布设不合理、电路的互联不合理等都会引起信号的完整性问题。具体主要包括串扰、反射、过冲与下冲、振荡、信号延迟等。

李增（WareLEO)

2020-05-17 21:23

浏览数7426

关于信号完整性的绪论

随着信息宽带化和高速化的发展，以前的低速PCB已完全不能满足日益增长信息化发展的需要，人们对通信需求的不断提高，要求信号的传输和处理的速度越来越快，相应的高速PCB的应用也越来越广，设计也越来越复杂。

李增（WareLEO)

2020-05-17 17:43

浏览数4394

Cadence PCB SI仿真流程（2）

SI分析的前期准备完成之后，就可以进行信号完整性分析了，执行Analyze/SI EMI Sim/Probe命令，然后选择需要进行SI分析的网络或者差分对（模型分配中必须设置好差分对），如下图所示：

李增（WareLEO)

2020-05-07 11:12

浏览数1.00w

Cadence PCB SI仿真流程（1）

高速高密度多层PCB板的SI/EMC(信号完整性/电磁兼容)问题长久以来一直是设计者所面对的最大挑战。然而，随着主流的MCU、DSP和处理器大多工作在100MHz以上(有些甚至工作于GHz级以上)，以及越来越多的高速I/O埠和RF前端也都工作在GHz级以上，再加上应用系统的小型化趋势导致的PCB空间缩小问题，使得目前的高速高密度PCB板设计已经变得越来越普遍。许多产业分析师指出，在进入21世纪以后，80%以上的多层PCB设计都将会针对高速电路。

李增（WareLEO)

2020-05-07 11:08

浏览数8686