扫码关注
- 全部
- 默认排序
去耦电容贴近MCU，为何EFT仍会复位？去耦电容守住的是芯片脚边，瞬态可能从更远的入口进来 MCU旁的去耦电容能降低局部供电回路阻抗，却不能自动消除从电源线、连接器、复位脚和输入线注入的EFT能量。入口限流钳位、低阻抗回流和引脚保护需要连成
栅极电阻越小，MOSFET为何更危险？开关更快不等于更安全，栅极回路需要的是受控速度 栅极电阻越小，驱动器给栅极充放电越快，开关损耗可能下降；与此同时，峰值驱动电流、VDS过冲、栅极振铃、米勒误导通和EMI也可能变得更严重。选值必须用波形与
前面板已经接地，接口干扰为何仍会窜？前面板与机壳在直流表上导通，并不证明接口共模电流已在高频下获得了短、宽、连续的闭合回路 前面板上的连接器已经与机壳相连，万用表也测得“通”，但线缆还是带着高频干扰出去。把接地线加粗后只有小幅改善，测试频点
GaN开关更快，EMI为何反而更难压？GaN把开关损耗压低，也把封装、走线和共模回路里的寄生参数推到台前 GaN器件边沿更快，效率往往更有优势，可样机换管后却可能在几十兆赫以上多出振铃和噪声。器件没有“天生更差的EMI”，真正变化的是dv/
电感换大封装，EMI为何反而变差？电感体积变大可能降低直流损耗，却也可能改变漏磁、寄生电容和高频回路，EMI并不会自动更好 DCDC样机为了降温，把电感换成更大封装、更高饱和电流的型号。温升确实下来了，EMI频谱却多出几根尖峰。有人继续加输
高频晶振如何隔离？
请问一下板子上有一块高频的有源晶振，但是同一块板子上还有其他的信号，低于晶振100倍~200倍 隔离晶振的话是直接在晶振周围铺一圈铜吗？这个铜是闭合的回路还是不闭合的？网上还有说要在晶振下面铺铜的，不知道应该如何隔离晶振
我想请问一下最后所有的GND都要连成回路吗？不是最后整个表面都铺上了GND的铜，不是只要打一个孔就相当于连接上了吗？
