扫码关注
AD原理图怎么创建和打散联合？
绘制原理图时一般是根据模块来进行绘制，在原理图中创建联合可以方便原理图中某个模块的移动和旋转，不用进行框选后再整体移动，在一定程度上可以提高设计的效率，那么如何在原理图中创建及打散联合呢？
2020-09-28 10:37:57
找到 “晶振” 相关内容 条
- 全部
- 默认排序
某行车记录仪，测试的时候要加一个外接适配器，在机器上电运行测试时发现超标，具体频点是84MHz、144MHz、168MHz，需要分析其辐射超标产生的原因，并给出相应的对策。辐射测试数据如下：
2859 0 0
晶振需要包地，并且打上地过孔2.确认一下此处是否满足载流，自己加粗线宽3.差分包地需要在地线上打上地过孔4.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍5.RS232尽量不要同层布线，如需同层建议间隔5W以上，不要走差分以上评审报
511 0 0
晶振下面尽量不要走线2.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍3.器件摆放尽量对齐处理4.电源输入的滤波电容应该靠近输入管脚（4脚）放置5.此处一层连通无需打孔6.线宽突变，确认一下具体线宽，尽量保持统一7.时钟包地上间隔需
616 0 0
晶振尽量靠近管脚放置包地要包全差分误差对内控制在+-5mil以内以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item.htm?s
59 0 0
器件摆放太近，建议2mm2.晶振尽量靠近芯片摆放，走内差分，并包地处理3.注意TX,RX等长线之间需要满足3W规则4.TX整组包地少一根TXD35.电源信号可以在电源层处理6.此处差分走线需要优化一下7.变压器除产信号外，其他的都需要加粗到
320 0 0
这里有未连接的线路变压器下未挖空处理这两组差分对内误差要小于5mil晶振背面不允许走线和放置器件，并且晶振需要包地处理变压器这里的线除了差分要不小于20mil这个间距要大于1mm这里走线不满足载流以上评审报告来源于凡亿教育90天高速PCB特
160 0 0
关于PCB设计中晶体晶振的布局和布线要求，布局要求：1、布局整体紧凑，一般放置在主控的同一侧，靠近主控IC。2、布局是尽量使电容分支要短（目的：减小寄生电容，）
14984 8 1
1.485需要走内差分处理2.模拟信号需要单根包地，一字型布局3.晶振走内差分需要优化一下4.跨接器件旁边尽量多打地过孔，不同的地间距建议2mm 5.除差分外，其他信号都需要加粗到20mil6.网口差分对内等长误差5mil7.模拟信号单根包
552 0 0
全站最新内容推荐
