扫码关注
GaN开关更快，EMI为何反而更难压？
GaN把开关损耗压低，也把封装、走线和共模回路里的寄生参数推到台前
GaN器件边沿更快，效率往往更有优势，可样机换管后却可能在几十兆赫以上多出振铃和噪声。器件没有“天生更差的EMI”，真正变化的是dv/dt、di/dt更高，原来可以忽略的几纳亨、几皮法都开始参与换流。
如果只把硅MOS的料号换成GaN，原有布局、驱动和散热器结构很可能承受不了新的边沿速度。示波器上看到的尖峰，既可能来自实际回路谐振，也可能被探头接地线放大，第一步不是立刻加大滤波器。
工程判断是：先控制噪声源和耦合路径，再让滤波器处理剩余能量。否则门极电阻越改越大，GaN的效率优势被吃掉，EMI问题却只是从一个频段移到另一个频段。
快边沿把寄生参数变成电路元件
资料中的开关波形显示，GaN开通和关断时间明显短于对比硅器件。电压在更短时间内变化，同样的对地寄生电容会产生更大的位移电流；电流在更短时间内变化，回路寄生电感上的压降也更高。
图1 GaN与硅器件的开关边沿对比显示了dv/dt差异
这时封装引脚、源极公共电感、器件到母线电容的铜皮，都不再只是连接。它们和器件结电容组成高频谐振网络，振铃频率往往落在传统低频EMI滤波器能力之外。
测量时应使用短地弹簧或差分探头，并把VGS、VDS和回路电流放在同一时间轴。只有确认尖峰不是测量回路制造的，后续阻尼才有意义。
最小换流环路决定第一轮结果高di/dt环路通常由开关器件、续流器件和高频旁路电容构成。面积越大，寄生电感越高，开关瞬间的过冲与振铃越明显。GaN布局要让这几颗器件在电气上和几何上同时靠近。
门极回路也要独立看待。公共源极电感会把功率电流变化耦合回VGS，造成误导通或关断反弹。若器件提供Kelvin源极，应按器件建议把驱动回流与功率源极分开。
图2 封装和走线中的LG、LS、LD会直接进入高速换流过程
先在PCB上缩短回路、增加紧邻去耦，再调整门极电阻，通常比在接口处堆磁珠更有效。滤波器无法消除板内已经形成的强电场和磁场耦合。
门极变慢不是唯一答案增大门极电阻能降低边沿速度和振铃，但也会增加开关损耗。开通与关断问题不同，必要时可用二极管分离两条阻尼路径，分别控制开通di/dt与关断dv/dt。
图3 硬开关波形应同时比较边沿速度、过冲与振铃
RC吸收、RCD钳位或磁珠也要针对已识别的谐振频率设计。没有测到主振铃频率就反复试值，容易出现一个工况改善、另一个工况过热或效率下降。
资料中的硬开关波形说明，器件速度与振铃并非同一个指标。理想目标不是把GaN强行调得像硅MOS一样慢，而是在可接受损耗下获得受控、单调的边沿。
共模路径常藏在散热器和线缆里开关节点对散热片、屏蔽层或机壳存在寄生电容时，高dv/dt会把电流送入保护地和外部线缆。传导测试中看到的高频抬升，可能不是差模输入纹波，而是这条共模位移电流。
排查可临时改变散热器接地方式、隔离垫结构或线缆位置，观察频谱是否同步变化。若变化明显，就要优化开关节点铜面积、屏蔽回流和Y电容位置，而不是只增加差模电感。
图4 功率板布局要同时压缩换流环路与共模耦合面积
紧凑布局能同时缩小功率回路和受干扰面积，但高压爬电、电气间隙与热设计仍要满足。尺寸变小不是目的，受控的电流回路才是。
振铃频率可以反推需要处理的寄生网络。保持输入电压和负载不变，轻微改变回路电容或增加小阻尼后，如果频率按预期移动，说明定位方向基本正确；若频率不动但幅度变化很大，可能还有探头、驱动或共模路径参与。
门极负压、米勒钳位和驱动电源去耦也应在器件引脚附近检查。GaN门极允许电压窗口通常比传统硅MOS更窄，不能用大幅过驱动换取速度。驱动芯片到栅极与源极的回路面积，应与功率回路一样被当成高速网络。
EMI整改还要覆盖输入电压、负载和温度。某个门极阻值在额定点波形很漂亮，轻载进入不同控制模式后可能出现突发脉冲；高温下器件参数变化，又会改变振铃阻尼。只看一个示波器截图不能冻结方案。
量产前可把关键证据写进检查表：VGS峰值、VDS过冲、主振铃频率、最小死区、热稳态温升和传导辐射余量。这样后续换器件、改叠层或换供应商时，团队知道哪些参数不能被悄悄改变。
如果整改必须牺牲一部分边沿速度，也要把损耗变化量化。记录门极阻值、开关能量和器件温升，才能判断EMI余量换来的代价是否可接受，而不是只以频谱降低作为完成标准。
结论GaN让效率和功率密度更有空间，也让寄生参数不再躲在原理图之外。EMI难压，往往不是器件选错，而是旧布局没有为新的边沿速度重新设计。
建议按“测准波形—缩小回路—控制门极—确认共模路径—最后滤波”的顺序排查，能少走很多盲目加料的弯路。
声明：
本文由凡亿教育整理，转载请注明来源！
投稿/招聘/广告/课程合作/资源置换 请加微信：13237418207
