扫码关注
去耦电容贴近MCU，为何EFT仍会复位？
去耦电容守住的是芯片脚边，瞬态可能从更远的入口进来
MCU旁的去耦电容能降低局部供电回路阻抗，却不能自动消除从电源线、连接器、复位脚和输入线注入的EFT能量。入口限流钳位、低阻抗回流和引脚保护需要连成一条完整路径。
样机静态运行稳定，电源纹波也不大，做EFT测试时却会偶发复位。工程师把MCU旁的100nF换成更大容量，复位次数可能减少，也可能几乎不变，因为真正的注入路径根本不经过这只电容。
判断重点应从“电容够不够大”转向：瞬态从哪里进入、经过哪里、最后从哪里返回。去耦只是芯片供电路径的一段，入口和参考地没有处理好，局部电容也可能与整板一起被抬高。
最早拦截点通常在系统入口线缆把EFT带到PCB时，连接器附近是能量第一次进入板内的位置。滤波器若放在离入口很远的地方，连接器到滤波器之间的走线仍会把高频电流耦合到地、信号和周边回路。
入口器件的顺序也有物理含义：限流元件、钳位器件和旁路电容需要让电流在最短路径内回到参考端。器件参数正确而回路绕远，瞬态电压仍可能出现在保护器件之后。
图1 入口滤波位置决定瞬态能量在板内走多远
MCU旁去耦解决的是局部供电阻抗退耦滤波由串联阻抗和并联电容组成，目标是让敏感电路看到较低的高频供电阻抗，并把局部脉冲电流限制在小回路中。电容贴近引脚很重要，但串联元件、地回路和过孔位置同样决定效果。
若瞬态通过复位脚、通信线或机壳地耦合进来，VDD可能没有明显下降，MCU仍会复位。此时继续堆电容只会改变供电网络，不会修复未受保护的输入路径。
图2 局部退耦滤波只覆盖敏感电路的一条供电路径
一只去耦电容不能替代系统级注入路径分析。
板外供电尤其要先隔离再分配当稳压电源从连接器直接送入PCB，线缆与板内电源面会把瞬态带到多个模块。资料给出的隔离方式强调：连接器侧先承接高频能量，经过串联元件后再进入敏感区域，并在MCU附近完成局部去耦。
图3 板外VDD/VSS进入PCB时需要入口隔离和局部退耦
这里的“地”也不是抽象零电位。钳位电流若与MCU参考地共用一段细长回路，会在这段阻抗上产生电压，把VSS、复位门槛和输入阈值一起移动。布局时应明确脉冲电流的闭合路径。
电容贴近，还要连接得足够短而粗高频下，几毫米走线和过孔都有不可忽略的电感。电容虽然靠近MCU，但若电流要先绕过细线、再穿过远处过孔才回到VSS，引脚看到的阻抗仍然很高。
图4 相同电容在不同布线模式下会呈现不同高频阻抗
检查时不要只量器件中心距离。沿VDD引脚到电容、再到VSS引脚画出真实闭环，比较不同布线模式的环路面积与过孔数量。电容的价值取决于它能否在瞬态到达时及时提供和吸收电荷。
复位、模式选择和高阻输入常有较长走线或外部连接，容易直接接收瞬态。适当的串联阻抗、对地电容和钳位可限制脉冲，但必须满足正常上电时序、输入边沿和器件绝对最大额定值。
定位时可同步观察连接器入口、MCU电源脚和复位脚。入口出现脉冲、VDD稳定而复位脚越过门槛，方向就很清楚；若VSS整体抬升，则要回到钳位电流和参考地路径。
钳位器件也要核对动态参数。静态击穿电压合适，不代表在EFT上升沿和目标脉冲电流下钳位电压仍低于MCU引脚极限；封装与走线电感还会在器件动作前产生额外过冲。保护器件应靠近入口并缩短回流。
电源监控和复位芯片能让掉电行为更可控，却不能吸收注入能量。若VDD或RESET上存在尖峰，复位芯片可能只是更确定地复位，而不是提高硬件免疫。它适合承担状态管理，滤波和钳位仍需由前端路径完成。
复测时要固定耦合夹位置、线缆长度、接地参考和样机工作模式。EFT对几何关系很敏感，线缆换个姿态就可能改变耦合。没有一致工况，整改前后的复位次数不具备可比性。
若硬件整改后仍有极少数异常，软件可增加复位原因记录、关键状态校验和安全恢复，但这些动作只能改善失效后的可控性。任何引脚过压、地弹或供电越界仍应在硬件层消除，不能用自动重启掩盖电气应力。
最终报告除了写是否复位，还应记录复位源、异常外设和恢复时间。不同失效模式可能对应供电掉电、复位脚触发或软件跑飞，不能用一个“EFT失败”标签混在一起。
把复位原因寄存器与示波器触发时刻对齐，能进一步缩小路径判断范围。
结论EFT复位不是“去耦电容失效”这么简单。入口、局部供电、输入引脚和回流路径任何一段缺口，都可能把瞬态送到MCU。
先用三处同步波形找到注入点，再选择滤波、钳位或布局整改，通常比反复加大电容更快。
