扫码关注
- 全部
- 默认排序
PCB设计新人必看：影响可制造性的六个关键设计细节孔径设计、焊盘比例、走线规范——新手最容易踩的六个坑刚入行的PCB设计新手，往往会把主要精力放在电路原理的正确性上，而忽视了设计文件交付给工厂后的可制造性问题。设计得再完美，如果工厂做不出来
射频微波 · 50Ω · 特性阻抗50Ω射频走线，用万用表为何测不到50Ω？50Ω描述传播中的电压与电流关系，不是铜线直流电阻 图 2 走线与参考平面共同形成传播结构射频走线的50Ω叫特性阻抗，它描述信号沿走线传播时，电压与电流的比例。
ADC已经校准，参考电压一抖为何仍漂？校准能修正内部偏差，却无法冻结每次转换时的参考基准 ADC数字结果是输入电压与参考电压的比值。内部校准可以补偿部分偏移和增益误差，但VREF在采样与逐次比较期间发生波动时，换算比例会实时改变，读数仍会随
差分电阻都相等，共模为何仍会漏进输出？四颗电阻的标称值都正确，不代表两条支路的实际比例完全一致；共模电压会把微小比例误差放大成输出偏差 减法器在仿真里能把相同输入抵消得很干净，实物上却常剩下一段随共模电压变化的输出。原因不一定在运放本体，四
输入只抖几毫伏，比较器为何反复翻转？比较器没有迟滞时，输入每次跨过同一阈值都会翻转；几毫伏噪声足以制造一串数字脉冲 模拟输入只抖了几毫伏，ADC看起来也不算严重，比较器中断为什么连着进了好几次？因为比较器关心的不是噪声占满量程的比例，而是差
码值没变，乘法DAC输出为何仍会跟着VREF动？普通DAC常把VREF当固定基准，乘法DAC却允许VREF承载交流或任意波形；数字码决定的是缩放比例 数字接口已经停止更新，DAC码值也没有跳变，示波器上的输出却跟着VREF上下变化。若按普通
ADC校准通过，码值为何仍随VREF漂？校准能修正内部偏差，却无法冻结每次转换时的参考基准 ADC数字结果是输入电压与参考电压的比值。内部校准可以补偿部分偏移和增益误差，但VREF在采样与逐次比较期间发生波动时，换算比例会实时改变，读数仍会
两颗电阻精度都够，分压比受热仍会漂分压电阻都选了高精度，室温标定也合格，板子热起来后采样值却慢慢偏移。问题可能不在“买得还不够准”，而在两颗电阻没有一起按同样的比例变化。初始精度告诉你出厂时离标称值多远，温度系数告诉你受热后阻值怎样变；这两
你好麻烦问一下CAD文件导入到ad中比例不一样应该怎么调整[CQ:face,id=13][CQ:face,id=13][CQ:face,id=13]
