扫码关注
- 全部
- 默认排序
差分走线包地尽量包全：此处扇孔重新优化下：此处连接两个过孔一起连接上，不然另一个过孔没有用：CC1 CC2信号需要加粗走线：此处差分走线完全不耦合 ，不合格：差分对内等长注意需要符合规范：好多差分走线以及对内等长不符合规范，都需要修改。以上
差分对内等长凸起高度不能超过线距的两倍2.差分出线要尽量耦合3.TX和RX要创建等长组进行等长4.确认一下此处是否满足载流，加粗线宽以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：
器件干涉2.地网络就近打孔，缩短回流路劲3.差分对内等长凸起高度不能超过线距的两倍4.差分走要耦合，且满足差分间距要求5.注意走线不要有直角，后期自己优化一下6.VREF的线宽最少要加粗到15mil以上7.差分对内等长误差5mil8.反馈线
为了减少在高速信号传输过程中的反射现象，必须在信号源、接收端以及传输线上保持阻抗的匹配。单端信号线的具体阻抗取决于它的线宽尺寸以及与参考平面之间的相对位置。特定阻抗要求的差分对间的线宽/线距则取决于选择的PCB叠层结构。由于最小线宽和最小线
差分对内等长凸起高度不能超过线距的两倍2.注意T点的间距要求，后期自己看视频在了解一下3.地网络需要就近打孔，缩短回流路径4.VREF的电源最少要加粗到15mil以上5.此处不满足载流6.注意差分走线要尽量耦合，满足差分间距要求，控好阻抗7
电感所在层需要挖空处理2.差分对内等长凸起高度不鞥超过线距的两倍3.器件摆放靠近管脚，尽量短4.电源输出打孔要打在最后一个滤波电容的后面5.除了散热过孔，其他的都需要盖油处理6.器件摆放注意不要干涉7.差分出线要注意耦合以上评审报告来源于凡
网口信号除差分外，其他的都需要加粗到20mil2.差分走线可以在优化一下3.晶振需要走内差分，并且包地处理4.走线尽量钝角，不要有尖角5.差分对内等长存在误差报错6.走线尽量不要从小器件中间穿，后期容易造成短路7.注意器件摆放不要干涉8.顶
差分对内等长凸起高度不能超过线距的两倍2.地网络尽量在地平面层铺铜进行处理3.TX和RX需要创建等长组进行等长4.注意器件摆放不要干涉5.注意电源要尽量满足载流，线宽保持一致以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解P
差分对内等长凸起高度不鞥超过线距的两倍2.主要差分出线要尽量耦合3.差分需要进行对内等长，误差5mil4.器件摆放尽量中心对齐处理5.CC1和CC2属于重要信号，走线需要加粗6.注意走线不要有任意边，后期自己优化一下走线7.包地的地线上尽量
电源输入打孔要打在滤波电容的前面2.差分对内等长凸起高度不能超过线距的两倍3.网口除差分信号外，其他的都需要加粗到20mil，后期自己注意一下别的信号4.网口差分需要对内等长，误差5mil5.HDMI的4对差分要进行等长，对内等长误差5mi
