扫码关注
- 全部
- 默认排序
注意走线要连接到焊盘中心，走线需要优化一下2.注意出线规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊3.注意铜皮尽量把焊盘包裹起来，避免出现开路4.注意不要出现stub线头5.注意散热过孔需要开窗处理以上评审报告来源于凡亿教育90天
差分线锯齿状等长不能超过线距的两倍2.差分对内等长误差5mil3.差分出线要尽量耦合4.走线需要优化一下5.RX和TX要创建class，进行等长处理，误差100mil6.时钟信号需要包地处理7.注意除了散热过孔其他的都可以盖油处理8.注意线
数据线等长存在报错2.走线尽量不要走直角，建议钝角3.此处走线需要优化一下4.走线未连接到过孔中心，存在开路5.此处出线载流瓶颈，自己加宽铜皮6.注意过孔不要上焊盘7.地和电源都需要加粗8.地就近打孔，缩短回流路劲9.差分出线要尽量耦合10
此处电源信号连接15MIL满足不了载流大小，可以直接铺铜连接：输出主干道的器件注意整体中心对齐，都没有调整：配置电阻电容根本没有 注意器件整体对齐性：并且调整下布局，DCDC电源布局要么是一字型，要么L型，不然布线都不方便：电源主干道的铜皮
输出打孔要打在最后一个电容后面2.反馈取样要从最后一个电容后面取样，线宽需要走10mil3.注意电感底部不要放置器件以及走线，需要重新优化下底层的布局以及布线：4.过孔尺寸尽量用常规的,8/10，8/16,12/24，一般pcb上过孔大小尽
晶振靠近管脚放置，尽量少打孔换层，包地处理2.差分包地地线上需要多打地过孔3.器件摆放尽量对齐处理4.注意过孔不要上焊盘后期自己检查一下过孔上焊盘和过孔重叠5.信号包地应该用地网络，不要用电源6.SD卡组内误差不能超过400mil7.注意走
差分走线不满足差分间距规则2.锯齿状等长不能超过线距的两倍3.差分对内等长误差5mil4.ESD器件尽量靠近接口管脚放置5.包地 地线上尽量多打地过孔以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访
电感所在层内部需要挖空处理2.注意过孔不要上焊盘3.铺铜是尽量把焊盘包裹起来，否则容易造成开路4.pcb上存在两个网络未连接上5.此处为电源输入，走线需要加粗6.铜皮优化不到位，尽量不要有斜边7.还有多余的线头以上评审报告来源于凡亿教育90
走线未从焊盘中心出线2.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊3.滤波电容保持先大后小原则4.器件摆放注意中心对齐处理5.除了散热过孔，其他的都可以盖油处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如
相邻焊盘是同网络的，不能直接相连，需要先连接焊盘之后在进行连接铺铜时尽量把整个焊盘进行包裹3.采用单点接地，此处不用 进行打孔4.除了散热过孔，其他的都可以盖油处理5.铜皮尽量不要有尖角，尽量钝角，此处在优化一下以上评审报告来源于凡亿教育9
全站最新内容推荐
- 1AD-全能20期-AD-思乐-STM32
- 2高达252MHz频率 PIC32MZ2048EFH144-250I/PL，PIC32MZ2048EFG064T-I/PT高性能MCU 2MB 闪存
- 3Allegro-全能20期-史珊-第四次作业-USB,Type C模块pcb设计
- 4AD-全能20期-AD-二十好几的第七次作业（STM32）
- 590天全能特训班20期AD -思乐-USB3.0
- 6KK-第一次作业-DCDC模块的PCB设计作业评审
- 7单片机中的高阻态是什么？
- 890天全能特训班20期AD -xiaohao-PMU
- 990天全能特训班20期 AD -xiaohao-千兆网口
- 10Cadence Allegro如何引脚交换？
