扫码关注
- 全部
- 默认排序
晶振离MCU只远一点，为何更难起振？晶体回路靠微弱环路条件起振，多出来的走线会直接进入振荡网络 晶体不是一根普通数字时钟线。MCU内部放大器、晶体、负载电容和PCB寄生共同构成振荡环路；器件离得更远，附加电容、电感、损耗与噪声耦合都会增加，
电容越大，高频插损为何反而不一定更好？容量只决定理想容抗，ESR和ESL会让真实电容在高频换一种表现 实际电容包含等效串联电阻和等效串联电感。它与电容量形成串联谐振：自谐振以下主要呈容性，自谐振以上寄生电感开始主导。目标频段的阻抗或插损曲线
LDO更安静，为何大压差带载却更烫？低噪声不代表低损耗，线性调整管会把压差变成热 LDO的串联调整管工作在线性区。输出稳定时，输入与输出之间多出来的电压不会消失，而会和负载电流一起形成内部耗散。选LDO前先算热，再谈纹波、成本与外围复杂度。
栅极电阻越小，MOSFET为何更危险？开关更快不等于更安全，栅极回路需要的是受控速度 栅极电阻越小，驱动器给栅极充放电越快，开关损耗可能下降；与此同时，峰值驱动电流、VDS过冲、栅极振铃、米勒误导通和EMI也可能变得更严重。选值必须用波形与
同步整流换上MOS，为何效率反而下降？同步MOS能降低导通压降，但只有门极窗口与副边电流方向重合时，这份理论优势才会变成整机效率 把肖特基换成低导通电阻MOSFET，损耗公式看起来更漂亮，实测效率却可能没有提升。轻载时驱动本身在耗能，死区太
GaN开关更快，EMI为何反而更难压？GaN把开关损耗压低，也把封装、走线和共模回路里的寄生参数推到台前 GaN器件边沿更快，效率往往更有优势，可样机换管后却可能在几十兆赫以上多出振铃和噪声。器件没有“天生更差的EMI”，真正变化的是dv/
电感换大封装，EMI为何反而变差？电感体积变大可能降低直流损耗，却也可能改变漏磁、寄生电容和高频回路，EMI并不会自动更好 DCDC样机为了降温，把电感换成更大封装、更高饱和电流的型号。温升确实下来了，EMI频谱却多出几根尖峰。有人继续加输
驻波已经很低，天线效率为何仍上不去？S11很好只能证明反射少；送进天线的功率是辐射出去，还是被导体、介质和外壳消耗，需要另外验证 VNA上的S11已经压得很低，为什么无线距离仍然不理想？这个现象并不矛盾。回波损耗回答的是“输入口有多少功率被
玻璃基板竞赛白热化：三星、华为、力诺齐入局先进封装赛道导语：AI芯片算力持续攀升，传统有机封装基板在平整度、热稳定性和高频损耗方面的瓶颈日益凸显，玻璃基板正被视为下一代先进封装的核心材料。三星电机、华为以及跨界入局的力诺药包，纷纷锁定202
MOSFET开得更快，VDS尖峰为何更高？开关更快不等于更安全，栅极回路需要的是受控速度 栅极电阻越小，驱动器给栅极充放电越快，开关损耗可能下降；与此同时，峰值驱动电流、VDS过冲、栅极振铃、米勒误导通和EMI也可能变得更严重。选值必须用波
全站最新内容推荐
