答：我们在PCB设计完成之后，都需要对整板铺地铜处理，然后在铺的地铜上面放置地过孔，但是有这样一个现象，相同的地过孔放重叠了，并不会产生DRC错误，我们应该如何设置，才可以让相同网络的重叠过孔产生DRC错误呢，这里讲解一下，具体操作如下所示：

答：第一，3W原则，在PCB设计中很容易体现，保证走线与走线的中心间距为3倍的线宽即可，如走线的线宽为6mil，那么为了满足3W原则，在Allegro设置线到线的规则为12mil即可，软件中的间距是计算边到边的间距，如图1-38所示. 图1-38  PCB中3W原则示意图第二，20H原则，在PCB设计的时候，为了体现20H原则，我们一般在平面层分割的时候，将电源层比地层内缩1mm就可以了。然后在1mm的内缩带打上屏蔽地过孔，150mil一个，如图1-39所示。 图1

1.电源输入应该多打过孔加大载流2.差分布线避免直角，换层应靠近打一对回流地过孔3.晶振需要包地处理4.232C+C-,V+V-所接电容需要加粗走线

网口除差分信号外，其他信号都需要加粗到20mil2.注意网口的地分割，跨接器件旁要多打地过孔，分割间距2mm后期自己处理一下3.差分出线需要优化一下，器件可以摆放远一点，包地的线要需要均匀打上过孔4.注意差分信号需要按照阻抗线距进行走线晶振

此处这里的信号直接走线包地处理就可以了：机壳地与电源地之间至少满足2MM间距：跨接器件两边多放置点地过孔：电感的每一层都需要挖空：铜皮不要尖角：电源 模块的反馈信号注意连接：这个反馈信号连接有误，要连接到最后输出的电容管脚上：等长线之间尽量

晶振靠近管脚放置，尽量少打孔换层，包地处理2.差分包地地线上需要多打地过孔3.器件摆放尽量对齐处理4.注意过孔不要上焊盘后期自己检查一下过孔上焊盘和过孔重叠5.信号包地应该用地网络，不要用电源6.SD卡组内误差不能超过400mil7.注意走

网口差分需要进行对内等长，误差为5mil2.VGA模拟信号需要单根包地，并打上地过孔3.数据线等长没有到目标范围内4.地址线等长需要满足3W规则5.此处一层连通无需打孔6.此处存在多余的走线以上评审报告来源于凡亿教育90天高速PCB特训班作

1.485需要走内差分2.差分对内等长误差5mil3.焊盘出现不规范，尽量从焊盘中心出线4.地分割间距要满足1mm，跨接器件旁边尽量多打地过孔5.电感所在层的内部需要挖空处理6.输出尽量铺铜处理，满足载流7.此处反馈线尽量打孔走底层8.走线

VGA模拟信号要一字型布局，走线加粗处理2.晶振需要走内差分，走线要尽量短，晶振尽量顶层走线，包地要包完整3.差分对内等长不能超过线距的两倍，包地要在地线上打孔4.跨接器件旁边需要多打地过孔，器件摆放可以在优化一下5.反馈需要从最后一个电容