微博

微信

复制链接

电子产业一站式赋能平台

90天全能特训班17期allegro-向-PMU

PCB鬼才

2023-05-23 11:37

901

此处输入两个过孔不满足载流

2.反馈线走10mil即可

3.电源需要再底层铺铜进行连接

4.电感所在层的内部需要挖空处理

5.可以在底层铺一个整版地铜尽量连接

以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

如需了解PCB特训班课程可以访问链接或扫码联系助教：

https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169

登录后查看更多

ALLEGRO特训班评审报告

侵权举报

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。

上一篇 滤波器的工作原理、常见分类及作用 下一篇 云计算如何助力教育行业？

【Allegro封装库设计50问解析】第44问三极管封装管脚排序与原理图器件管脚应该如何对应呢？

答：在制作封装时，经常会碰到要进行封装管脚匹配，特别是3极管类型封装，特别容易将管脚排序做错。以下给大家介绍三极管管脚排序的方法：第一步，打开原理图，找到对应的器件，查看器件的管脚排序，如下图，分析图示可知，1脚为E极，2脚为B极，3脚为C极，如图4-119所示

电路之家

2021-03-02 09:46

浏览数2491

allegro弟子计划-曾钰-千兆网口

注意变压器除差分信号外，其他信号走线需要加粗处理2.电容尽量靠近管脚均匀摆放3.地网络需要就近打孔，连接到地平面4.注意晶振需要包地处理5.走线间距太近，后期容易造成短路，自己后期优化一下走线路径6.走线等长线之间需要满足3W规则7.时钟信

PCB鬼才

2024-02-22 15:34

浏览数575

弹出export logic对话框，选择design entry CIS选项，export directory选择输出网表的路径，然后单击export directory按钮。导出完毕后，单击close按钮，关闭对话框。用orcad打开与PCB相对应的原理图，执行菜单命令tools→back annotate.....，在弹出的back annotate对话框中打开PCB editor选项卡，如图：

电路之家

2020-06-10 11:31

浏览数5444