找到 “误差” 相关内容 条
  • 全部
  • 默认排序

电源管脚拉出来之后加粗到15MIL:HDMI差分组 组内等长以及组跟组等长误差没问题了。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.co

Allegro-弟子计划-黄婷婷-HDMI模块PCB设计作业

差分走线不符合规范,要按照差分阻抗线宽线距进行走线2.对内等长凸起高度不能超过线距的两倍3.差分走线需要在优化一下4.此处存在短路5.存在多处开路6.一层连通不用打孔,差分要按照阻抗线距走线7.时钟信号尽量单根包地处理8.差分对内等长误差5

90天全能特训班20期 AD-杨文越-百兆网口

还存在飞线,注意电源信号处理:差分打孔换层的过孔两边注意添加地过孔,缩短回流路径:注意差分对内等长误差为5MIL:差分组跟组不用等长,组内等长就可以了:单端信号的TX RX需要组内等长,没有设置:自己后期去设置下组内等长,在拉等长。以上评审

Allegro-弟子-李飞-百兆以太网接口的PCB作业

差分对内等长误差大于+-5mil缝合孔可以不用打那么多那么密集,打多了板厂可能要加钱,加工时间也会增加这些线尽量满足一下3w

1218 0 0
PCB Layout 2024-01-24 17:51:56
LHY——第11次作业——两层板子的绘制作业评审

差分走线尽量耦合差分应建立对内等长规则控制对内等长5mil误差范围变压器除差分对以外所有走线加粗到15mil以上晶振布线应走类差分形式芯片主电源输入走线应加粗过孔到焊盘应保持一定间距,不要靠的太近以太网芯片到CPU的RX、TX信号线要分别建

1914 0 0
Allaegro-弟子计划-袁鹏——第八次——千兆网口模块

rx和tx之间要用gnd间隔差分对内等长误差大于+-5mil变压器旁边的线宽要大于20mil以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.

1119 0 0
PCB Layout 2024-01-26 11:46:50
第三次作业

晶振和差分包地,地线上尽量多打地过孔2.此处尖钾铜皮尽量挖空处理3.RS232的升压电容走线需要加粗SD卡数据线需要进行等长处理,误差300mil

allegro弟子计划-沈同学-STM32

多个过孔没有网络过孔全都要打到电路的最后一个器件后方差分对尽量单对包地打孔处理电源不要包地,不要做多余处理差分对内长度误差5mil,设置对内等长规则以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接

1654 0 0
Allaegro-弟子计划-程静—USB3.0模块作业

单对差分对包地50-100mil打孔差分信号走线换层在旁边打回流地过孔同层连接多余打孔多处飞线未连接差分对内长度误差5mil,设置对内等长规则以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码

1614 0 0
Allaegro-弟子计划-程静—type-c模块作业

网口差分控100欧姆,不是90,加后期自己注意一下2.差分对内等长误差5mil3.差分出线要尽量耦合走线不要超过焊盘宽度,建议与焊盘同宽,自己调整一下5.时钟信号需要包地处理,在地线上均匀的打上过孔蛇形等长建议用钝角以上评审报告来源于凡亿教

90天全能特训班21期AD-李懵-百兆网口