找到 “误差” 相关内容 条
  • 全部
  • 默认排序

跨接器件旁边尽量多打地过孔,间距最少1.5mm2.注意差分需要进行对内等长,误差5mil3.注意差分出线要尽量耦合4.晶振下面不要走线5.地址线之间等长需要满足3W6.走线未连接到过孔中心,存在开路7.反馈需要走一根10mil的线8.器件摆

90天全能特训班17期AD-K-达芬奇

差分对内等长误差控制在+-5mil晶振要靠近管脚放置,并且要包地处理焊盘出线,线宽不要大于焊盘宽度可以拉出焊盘后在加粗这里走线确认是否满足载流这里r33应该放到r34旁边,两个电容靠近管脚放置。这里24管脚要直接连接起来

1974 0 0
PCB Layout 2023-05-23 14:40:20
余逍桐--20天PCB设计与DFM作业作业评审

差分对内误差控制在+-5mil这里要拉出焊盘管脚在加粗处理芯片上的散热过孔要开窗处理

1539 0 0
PCB Layout 2023-05-23 14:56:14
庞明宇---20天PCB设计与DFM的PCB设计作业作业评审

模拟信号单根包地处理,地线上多打地过孔2.跨接器件旁边尽量多打地过孔,间距最少1mm,有器件的地方可以不满足3.百兆网络差分对内等长误差5mil4.模拟信号需要加粗处理5.电感所在层的内部需要挖空处理6.反馈线需要加粗到10mil电源输入过

90天全能特训班17期AD-杨孝碧-达芬奇

1.485需要走内差分处理2.走线尽量不要从先器件中间穿,后期容易造成短路3.跨接器件旁边尽量多打地过孔,间距最少满足1mm4.百兆网口对你等长误差5mil6.模拟信号需要一字型布局,走线加粗处理7.输入打孔需要打在电容前面8.输出打孔需要

90天全能特训班17期AD-蒋冠东-达芬奇

相同网络的铜皮没有连接在一起,后期自己修改一下铜皮设置,重启铺铜2.USB差分需要进行对内等长,误差5mil3.输入的过孔要打在电容的前面4.此处铜皮会出线载流瓶颈,自己在此处放置一块填充扩大载流路径5.输出过孔要打在最后一个电容的后面6.

2403 2 0
20天PCB设计与DFM的PCB设计作业--贺远

晶振靠近管脚放置,尽量少打孔换层,包地处理2.差分包地地线上需要多打地过孔3.器件摆放尽量对齐处理4.注意过孔不要上焊盘后期自己检查一下过孔上焊盘和过孔重叠5.信号包地应该用地网络,不要用电源6.SD卡组内误差不能超过400mil7.注意走

90天全能特训班18期 allegro -觅一惘 -STM32

1.ESD器件应该尽量考近USB接口,放置的顺序是ESD-共模电感-阻容。2.差分对内等长误差控制在5mm以内。3.差分走线尽量保持在一层走线,避免一层走一半,换层在两端完成。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解

90天全能特训班18期-AD汤文光-USB3.0&Type-C模块-作业评审

差分线锯齿状等长不能超过线距的两倍2.差分对内等长误差5mil3.差分出线要尽量耦合4.走线需要优化一下5.RX和TX要创建class,进行等长处理,误差100mil6.时钟信号需要包地处理7.注意除了散热过孔其他的都可以盖油处理8.注意线

90天全能特训班18期 AD -iYUN -百兆网口

RS232的升压电容走线需要加粗2.电源输出打孔要打在滤波电容后面3.SD需要创建等长组进行等长,误差范围300mil4.以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https

90天全能特训班18期 allegro -one piece-STM32