有兄弟知道AD18 怎么灌铜吗？

注意差分信号包地包全：差分走线可以优化对称点：差分连接进入过孔的 看是否有多余线头 优化走线：此处差分对内等长的走线不满足规范：此处相同网络的GND铜皮并未跟焊盘连接：铜皮属性设置第二项 然后重新灌铜。CC1 CC2 管脚需要加粗走线：对内

Router组件铜皮处理与Layout组件操作类似，一般铜皮会在Router中处理，再到Layout内进行灌铜处理。1）点击“绘图操作”按钮，单击“覆铜平面”，如图6-42所示。图6-43 绘制形状1）在弹出的“覆铜平面属性”界面内的“覆铜

Altium Designer 19入门技巧：快速添加敷铜网络并灌铜

一、什么是覆铜所谓覆铜，就是将电路板上闲置的空间作为基准面，然后用固体铜填充，这些铜区又称为灌铜。覆铜的意义在于：减小地线阻抗，提高抗干扰能力；降低压降，提高电源效率；与地线相连，还可以减小环路面积。也出于让PCB焊接时尽可能不变形的目的，

当对allegro软件PCB层叠结构进行设置的时候，某一层可以设置为plane或者conduct，平面层和走线层。但是我发现无论是设置成plane还是conduct,这一层都可以走线，手动铺铜皮，edit-split creat这样去灌铜进行铜皮分割。既然这样，那么设置层的时候，plane和cond

电感底部不能放置器件以及走线，重新布局下，可以将电容塞到芯片底部：这种孤铜都去除下：走线注意规范不要出现锐角以及直角：DCDC输出主干道的铜皮尽量加宽一点：放置完铜皮挖空之后需要重新灌铜才能自动避让挖空区域：反馈信号走线又是直角：铺铜也注意

机壳地与电路地之间至少满足2MM间距：GND铜皮跟GND焊盘并未连接：需要设置铜皮属性之后再去重新灌铜：跨接器件两边的地可以多放置地过孔：晶振底部不要走线：TX RX直接用GND走线隔开：信号线不要从电阻电容内部走线，更改下路径：以上评审报

本视频讲解使用Altium designer19 ，主要和大家一起认识铜皮管理器的界面，铜皮灌铜的操作注意事项，实时铜皮的操作的使能的好处和缺点，以及如何来提高我们的灌铜的效率的一个操作演示。

差分换层旁边打回流地过孔差分出线尽量耦合时钟线单根包地打孔处理变压器出差分以外所有线加粗到20mil以上地焊盘就近打孔连接到大地铜存在飞线没有处理布线尽量短，不要绕线负片没有灌铜RX、TX分别建立等长组控100mli误差进行等长以上评审报告