- 全部
- 默认排序
差分线要按阻抗线宽线距要求耦合走线网口到芯片的差分都需要优化,后期自己好好理解差分,然后走线需要调整一下2.器件摆放尽量中心对齐处理3.走线需要优化一下,不要有锐角4.TX分组错误5.注意等长蛇形走线尽量45度,不要直角6.除了散热过孔,其
答:orcad产生Cadence Allegro的网表的操作步骤如下;第一步,选择原理图根目录,执行菜单Tools→Creat Netlist,或者是点击菜单栏上的图标,调出产生网表的界面,如图3-74所示; 图3-74 输出网表示意图第二步,弹出的输出网表界面中选择Other选项,来输出第三方网表,如图3-75所示,在Formatters栏中选择orTelesis.dll选项,上面的Part Value栏需要用PCB Footprint来代替,不然会产生错误;
当一个元件的封装包含了多个相对独立的功能部件的时候,可以使用子件。原则上,任何一个元件都可以被任意的划分为多个子件,这个在电气意义上是没有错误,毋庸置疑。在原理图的设计上更是增强了可读性和绘制方便性。
每次跳转到某个元件就会出一个错误信息:"No Components have been enabled for Swapping in PCB DocumentDVI3.PcbDoc".请问是怎么回事?