扫码关注
电感底部不能放置器件以及走线，重新布局下，可以将电容塞到芯片底部：
这种孤铜都去除下：
走线注意规范不要出现锐角以及直角：
DCDC输出主干道的铜皮尽量加宽一点：
放置完铜皮挖空之后需要重新灌铜才能自动避让挖空区域：
反馈信号走线又是直角：
铺铜也注意不要绘制直角尽量钝角：
注意LDO信号拉出焊盘之后再去加粗：
全能18期-iYUN-PMU模块
2023-06-06 14:26
398
0
评论 0 收藏
侵权举报
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。
您需要登录后才可以评论登录
热门评论0
相关文章
![AD19出现[Error] XXX.Sch Compiler Sheet-Entry XX not matched to Port at Xmil,Ymil问题的解决方法](https://api.fanyedu.com/public/uploads/huodong/20200903/cebca3aebb37c834ead963b7c68ab28f.png)
![AD19出现[Error] XXX.Sch Compiler Sheet-Entry XX not matched to Port at Xmil,Ymil问题的解决方法](https://api.fanyedu.com/public/uploads/ueditor/image/20200903/1599103429603692.png)
![AD19出现[Error] XXX.Sch Compiler Sheet-Entry XX not matched to Port at Xmil,Ymil问题的解决方法](https://api.fanyedu.com/public/uploads/ueditor/image/20200903/1599103434144214.png)
