RS232的升压电容走线需要加粗2.电源输出打孔要打在滤波电容后面3.SD需要创建等长组进行等长，误差范围300mil4.以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https

1.布局、布线未完成，多处电源信号、时钟信号等重要信号未布局。2.差分对内等长错误3.内层负片没有铜皮，地和电源网络都没有连接4.以太网芯片到CPU的GMII接口线的发送部分需要等长，建立rx、tx分别等长控制100mil误差范围以上评审报

存在短、天线、间距报错布线要求3w间距规则等长绕线太乱，锯齿状等长尽量咬合地址线等长不达到要求误差范围时钟线等长错误电源布线注意加粗以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：

外壳地和gnd分割处间隔2mmtx、rx等长组控制+-50mil误差范围等长多余线头、间隙铜皮造成天线报错单层连接多余过孔造成天线报错以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教

​​在布线完成后，这里以SDRAM为例，要对SDRAM信号线进行等长处理，以满足时序要求。SDRAM的信号可分为数据线、地址线、控制线、时钟线，走线时要同组同层，间距满足3W原则，每组数据线的等长误差范围为+-50mil，地址线、控制线、时钟线的等长误差范围为+-100mil。

器件尽量整体中心对齐：等长线的gap大于等于3W：地址数据等长误差没什么问题 ，都在误差范围内：其他的基本没什么问题，完成得还可以。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：

1.器件摆放重叠，应保持一定间距2.差分对内等长错误3.时钟线需要包地打孔处理4.多处飞线没有连接5.以太网芯片到CPU的GMII接口线的发送部分需要等长，建立rx、tx分别等长控制100mil误差范围6.差分没有建立对内等长规则，差分对内

传输速度越快，误差要求越小？DDR2的数据线等长误差范围为±25mil，那DDR3的数据线等长误差范围是多少呢？

变压器下方所有层挖空铺铜差分换层打孔旁边要打回流地过孔差分对内等长绕线错误差分对内等长误差控制5mil范围内以太网转换芯片到CPU的tx、rx网络走线分别建立等长组，控100mil误差范围分别等长。电源输入接到第一个电容前方，在从最后一个电

差分走线尽量耦合差分应建立对内等长规则控制对内等长5mil误差范围变压器除差分对以外所有走线加粗到15mil以上晶振布线应走类差分形式芯片主电源输入走线应加粗过孔到焊盘应保持一定间距，不要靠的太近以太网芯片到CPU的RX、TX信号线要分别建