0
收藏
微博
微信
复制链接

SDRAM信号线等长处理

2020-08-18 11:02
7102

在布线完成后,这里以SDRAM为例,要对SDRAM信号线进行等长处理,以满足时序要求。SDRAM的信号可分为数据线、地址线、控制线、时钟线,走线时要同组同层,间距满足3W原则,每组数据线的等长误差范围为+-50mil,地址线、控制线、时钟线的等长误差范围为+-100mil。

1. 等长设置

对于SDRAM数据线,直接创建match group。先选择整组网络,单击右键并执行create→match group命令,如图:

image.png 

弹出create group对话框,在match group文本框中输入名称,如:MG_D_0_7;

image.png 

单击ok,成功建立一个match grou:MG_D_0_7,在MG_D_0_7对应的delta:tolerance中单击鼠标右键并选择change命令,弹出propagation delay and tolerance对话框,在delta文本框中输入0,在tolerance文本框中输入50(这里设置的就是误差范围),如图:

image.png

在length中选择最长的一根网络设置为基准线,在对应的delta:tolerance上单击右键单击并选择set as target,将其设置为基准值,如图:

image.png 

用同样的方法把其他信号线的等长也设置好 。

登录后查看更多
0
评论 0
收藏
侵权举报
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。

热门评论0

相关文章

凡亿Nike

凡亿教育打通了“人才培养+人才输送”的闭环,致力于做电子工程师的梦工厂,打造“真正有就业保障的电子工程师职业教育平台”。帮助电子人快速成长,实现升职加薪。

开班信息