扫码关注
- 全部
- 默认排序
跑完SI仿真，眼图闭合——这是高速设计中最常见的噩梦。但闭合的根源，往往不是单一因素，而是板材与长度的共同"合谋"。先看一组关键数据以5英寸差分走线、10GHz信号为例：差距接近一倍。怎么判断是谁的锅？看频率-损耗曲线的交叉点。1GHz以下
背钻是高速PCB的标配工艺，但残桩留多少才算安全？很多工程师凭感觉定，结果仿真和实测对不上。1、有一个明确的临界值：0.1mm实验数据显示，在10Gbps、100Ω差分线场景下，残桩长度与S11反射系数呈非线性关系：0.05mm：S11 =
很多工程师在做高速PCB时，第一反应往往是：线宽算了吗？阻抗控了吗？差分等长了吗？这些当然重要。但在真实项目里，很多高速问题并不是因为线宽差了0.1mil，也不是因为差分线多绕了几毫米，而是因为一个更容易被忽略的点：信号走过去了，但回流路径
差分布线 · 对内时延 · 局部补偿差分蛇形只补一根，为什么反而更糟？补偿的是到达时间差，不是给一根线随意加长度 差分对内存在偏差时，局部补偿确实可能只调整其中一根线；问题不在“能不能单根补”，而在补偿区是否短小、是否仍与另一根保持受控耦合
两根线电流一去一回，为何线缆仍会辐射？差分电流能抵消，失衡后的同向电流却会把整根线缆变成天线 去回线都有电流，只能证明差分通路存在。寄生电容、参考不连续和结构不对称会让两根线的电流不再完全相等反向；剩下的同向分量沿线缆与机壳寄生路径闭合，形
输入只抖一点，比较器为何疯狂翻转？单阈值比较器在临界点没有记忆，微小噪声也会被放大成多次输出翻转 当输入停留在比较阈值附近，噪声、纹波、地弹和输出回耦都可能让差分电压反复换符号。引入少量正反馈形成迟滞后，上升和下降使用两个不同阈值，输入必须
差分电阻都相等，共模为何仍会漏进输出？四颗电阻的标称值都正确，不代表两条支路的实际比例完全一致；共模电压会把微小比例误差放大成输出偏差 减法器在仿真里能把相同输入抵消得很干净，实物上却常剩下一段随共模电压变化的输出。原因不一定在运放本体，四
系统硬件架构主要包括 K 型热电偶探头、信号调理电路（偏置电阻、滤波电路）、ADS1120 ADC 模块、MCU 控制单元四部分。热电偶输出的差分热电势经偏置电路设置直流工作点后，通过滤波电路抑制干扰，进入 ADS1120 的模拟输入通道；ADS1120 内置 PGA 放大信号后，由 Δ-Σ 调制器
差分对已经等长，为何眼图还是变差？总长度一样只是结果，真正影响眼图的是两根线在每一段是否同步、对称并保持稳定耦合 差分对已经做了等长，DRC也没有报错，为什么眼图仍然变窄？很多问题不是差在最后那几mil，而是误差发生后走了很长一段，直到接收
输入已经接地，运放输出为何仍有偏差？信号为零只说明外部输入为零，运放内部仍有等效差分误差 输入失调电压Vos可以理解为叠加在运放两个输入端之间的微小直流电压。它会按电路的噪声增益传到输出，因此信号端接地，输出也可以有稳定偏差。运放做的是直流
