晶振走内差分需要再优化一下2.模拟信号走一字型布局，没空间就调整旁边的器件和走线3.跨接器件旁边尽量多打地过孔，间距建议2mm，贴片器件建议离定位孔远一下可以参考一下此图4.地址线，控制线和时钟信号未创建等长组进行等长5.此处走线能拉直尽量

1.电源输入的滤波电容应该靠近输入管脚（4脚）放置2.走线尽量不要从器件中间穿过3.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍4.时钟信号包地需要在地线上间隔150mil-200mil添加一个地过孔

本视频采用Altium designer 19,分享关于缝合地过孔的添加，缝合地过孔添加出现问题，缝合地过孔的放置条件，和缝合地过孔的移除，缝合地过孔的区域放置，缝合地过孔的界面的认识。

跨接器件旁边要尽量多打地过孔，地分割间距最少1.5mm2.网口差分要进行对内等长，误差5mil3.模拟信号走线需要加粗4.地网络要就近打孔，回流到地平面5.反馈信号压迫从电容后面取样，走线要加粗6.注意数据线之间等长需要满足3W规则7.等长

跨接器件旁边尽量多打地过孔2.此处走线可以在尽行一下优化3.除了散热过孔，其他的都需要盖油处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao

网口差分需要进行对内等长，误差为5mil2.VGA模拟信号需要单根包地，并打上地过孔3.数据线等长没有到目标范围内4.地址线等长需要满足3W规则5.此处一层连通无需打孔6.此处存在多余的走线以上评审报告来源于凡亿教育90天高速PCB特训班作

布局没什么问题。拉出焊盘之后注意差分走线保持耦合，重新走下：差分打孔换层两侧打上地过孔，缩短回流路径：建议差分每组直接走GND线包地处理：差分从过孔拉出注意耦合， 连接处重新走下：差分组组内等长误差没什么问题了。以上评审报告来源于凡亿教育9

差分锯齿状等长不鞥超过线距的两倍2.差分换层打孔尽量在旁边打上一对回流地过孔3.232的升压电容尽量走线加粗到15mil4.注意晶振需要包地处理，并在地线上打上地过孔5.注意满足载流大小6.USB差分对内等长误差5mil以上评审报告来源于凡

差分走线需要再优化一下2.此处差分尽量打孔换层，在旁边添加一对回流地过孔，包地即可3.电容靠近管脚放置，走线优化一下，不要有锐角4.焊盘中心出线至外部才能拐线处理，避免生产出现虚焊5.存在多处开路6.差分需要进行对内等长，误差5mil7.R

注意焊盘出线规范2.差分对内等长凸起高度不能超过线距的两倍，注意上面要满足3W3.差分包地需要再地线上打上地过孔，间距50-100mil4.差分对内等长存在误差报错5.注意地网络需要就近打孔以上评审报告来源于凡亿教育90天高速PCB特训班作