最近硬件工程师同行提出疑问，在硬件设计过程中layout完成后有DRC检查，已经对设计工艺规则做了检查，那么DFM可制造性分析还有必要吗？今天就为大家用一篇文章说明下DRC与DFM两者的区别。可制造性设计 (DFM) 是一种设计验证方法，与

安全间距DRC检查主要是检查各元素间设计的距离是否小于规则内设置的距离，若小于则会有短路风险，通过DRC检查可以将报错的位置显示出来，方便设计师进行DRC消除。进行安全间距DRC检查前，建议大家先把铜皮处理好，把所有电气层打开，将PCB整板

DRC检查的时候出现modified polygons报错

PCB 进行design rule check 时报错，提示Un-Routed Net Constraint: Net V_VS Between Track (33.223mm,-13.425mm)(34.781mm,-13.425mm) on Bottom Layer And Pad R85-2(

DRC检查下不就知道了吗

在AD软件中我们经常会遇到一些接触的连接，但是DRC检查开断路的时候是查不出来的，但是往往这个接触不良的连接会使后期生产出来的板出现开路的现象。

在设计PCB的时候，为了满足各项设计要求的原因，我们需要设置很多的约束规则，然后设计完成之后，去进行DRC检查。DRC检查就是检查我们的PCB设计是否满足所设置的规则，常见的DRC检查有开路，短路，间距等等规则约束。接下来我们就来讲讲常见的DRC设置有哪一些。

老师 请问这是什么错误?? 能让不显示吗

我们在进行PCB设计的时候，最后我们需要去进行DRC的检查，检查完成之后会出现各种总各样的报错，当然其中常见的间距报错，规则报错我们都知道怎么更改，也能看懂大概的意思。可以有时候碰到一些比较少见的报错，就会不知道这个报错的原因是什么 了。比如今天要讲解的DRC报错中的“Isolated copper：Split pllane....”的报错，为了方便大家了解这项报错，我们找到了素材图片如下：

在设计完原理图之后、设计PCB之前，工程师可以利用软件自带的ERC功能对常规的一些电气性能进行检查，避免一些常规性错误和查漏补缺，以及为正确完整地导入PCB进行电路设计做准备。