找到 “包地” 相关内容 条
  • 全部
  • 默认排序

差分对尽量少换层差分对内等长误差5mil232模块C+,C-;V+,V-所接的电容属于升压电容,注意布 局尽量靠近,走线加粗。sd卡模块数据线整组包地处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访

90天全能特训班21期-A.涤生-AD21_第七次作业-AD- STM32最小系统板PCB设计

注意焊盘出线规范后期自己优化一下2.差分对内等长凸起高度不能超过线距的两倍3.注意差分走线要尽量耦合4.一层连接不用打孔,注意不要出现STUB线头5.CC1和CC2属于重要信号,走线需要加粗6.注意差分信号包地要在地线上打上地过孔7.过孔需

90天全能特训班22期AD-焦彦芸-USB3.0

差分走线不符合规范,要按照差分阻抗线宽线距进行走线2.对内等长凸起高度不能超过线距的两倍3.差分走线需要在优化一下4.此处存在短路5.存在多处开路6.一层连通不用打孔,差分要按照阻抗线距走线7.时钟信号尽量单根包地处理8.差分对内等长误差5

90天全能特训班20期 AD-杨文越-百兆网口

差分走线包地尽量包全:此处扇孔重新优化下:此处连接两个过孔一起连接上,不然另一个过孔没有用:CC1 CC2信号需要加粗走线:此处差分走线完全不耦合 ,不合格:差分对内等长注意需要符合规范:好多差分走线以及对内等长不符合规范,都需要修改。以上

全能19期-AD-第六次设计作业-USB3.0和TYPEC设计

电容要靠近管脚摆放2.走线需要再优化一下, 可直接连接上过孔3.电容靠近管脚放置4.TX和RX之间尽量走一根地线进行分割,或者保持20mil间距5.时钟信号需要包地以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班

90天全能特训班18期 AD --汤文光-百兆网口

跨接器件旁边尽量多打地过孔,间距最少1mm2.485需要走内差分处理,后期自己优化一下3.模拟信号需要加粗,单根包地处理4.差分线要尽量耦合,可以调整一下器件摆放的位置5.网口出差分信号外,其他的都需要加粗到20mil6.电感所在层的内部需

90天全能特训班17期AD-花生果汁-达芬奇

差分连接焊盘走线不要重叠、锐角,两边保持一致变压器除差分走线以外其他所有走线加粗到20mil以上差分走线尽量耦合差分走线出焊盘尽快耦合保持长度一致时钟信号包地打孔处理rx、tx分别建立等长组控制100mil误差分别等长走线应连接到焊盘中心,

90天全能特训班22期-魏信+第三次作业+百兆网口作业

焊盘从短方向出线,不要从长方向和四角出线,从焊盘中心出焊盘后拐弯主电源输出打孔要在模块最后一个电容后方,多打孔加大载流 SD走线保持3w间距整组打孔包地usb差分对经过电阻后而然是差分对,按照差分布线尽量耦合减短换层走线长度,换层打孔旁边打

90天全能特训班21期-AD20-第二次作业-STM32最小系统板PCB设计

注意电源输入输出尽量铺铜处理,满足载流 输出过孔要打在滤波电容后面 注意器件摆放不要太靠近板框,建议最少2mm 注意焊盘要规范出线 晶振需要包地处理 电容靠近管脚放置,走线不要有直角 走线不要从焊盘中间穿,后期容易造成短路 此处电池走线不满

347 0 0
PCB Layout 2023-08-16 18:11:22
宋文孝-STM32最小系统板设计-第八次作业

注意差分凸起高度不能超过线距的两倍2.差分走线需要优化一下3.时钟信号尽量包地处理4.电容尽量靠近管脚均匀摆放5.差分出线要尽量耦合,后期自己优化一下6.存在多处开路后期自己在顶底层铺上电源和地铜皮7.变压器需要挖空所有层处理

allegro 弟子计划-黄婷婷-百兆网口