扫码关注
注意差分凸起高度不能超过线距的两倍
2.差分走线需要优化一下
3.时钟信号尽量包地处理
4.电容尽量靠近管脚均匀摆放
5.差分出线要尽量耦合，后期自己优化一下
6.存在多处开路
后期自己在顶底层铺上电源和地铜皮
7.变压器需要挖空所有层处理
allegro 弟子计划-黄婷婷-百兆网口
2024-01-16 14:28
1641
0
评论 0 收藏
侵权举报
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。
您需要登录后才可以评论登录
热门评论0
相关文章
精彩课程
开班信息
设计指南
更多>>
热门面试题
更多>>
热门推荐
更多>>
凡亿教育校友系统正式发布：让每一位凡亿学员，从“同学”成为一生的同行者
1
PA输出功率够，EVM却突然恶化：别先去拧匹配
2
板子电源都正常，CPU/FPGA为什么还是不启动？
3
LLC明明设计成ZVS，为什么实机还是硬开通？
4
128 GT/s 的PCIe 7.0来了：PCB真正变难的不是“线更短”
5
电源培训班出来能找到工作吗？真实路径一次说清
6
方案开发项目延期是什么原因？如何避免和应对
7
低空经济火了，射频工程师岗位机会在哪？
8
2026硬件工程师最该补哪5个能力？
9
Power SI里面封装体上添加假性球体和参考层的方法
10
聊聊电源自动切换电路（常用自动切换电路总结）
