微博

微信

复制链接

电子产业一站式赋能平台

90天全能特训班17期马晓轩+allegro 2片SDRAM菊花链模块作业评审

PCB百晓通

2023-03-06 17:41

2314

存在多处尖岬铜皮和孤岛铜。

2. 多处器件摆放干涉，如生产会造成两个器件重叠无法焊接。

3.部分管脚存在开路。

4.数据线分组错误，少了LDQM和HDQM

5.地址线分组错误，缺少部分信号；以设计规范为准。

以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

如需了解PCB特训班课程可以访问链接或扫码联系助教：
https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169

登录后查看更多

特训班评审报告

侵权举报

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。

上一篇 为什么UCIe最适合多晶片系统 ? 下一篇 全能17期K-AD第6次作业-sdram_1作业作业评审

【Allegro软件PCB设计120问解析】第96问在进行布线的时候，如何设置让走线从焊盘里面出线呢？

答：使用Allegro进行布线时，一般需要将走线从焊盘中心走出来，如果走线没从中心出来，可按以下步骤进行设置：

电路之家

2021-04-06 15:34

浏览数4886

Cadence Allegro通过Excel表格创建元器件

在我们遇到引脚数量特别多的芯片时，此前用的创建元件的方法会显得特别的麻烦，且费时费力，也会容易出现错误，这时我们可以通过Capture导入Excel表格的方式来方创建元件。第一步，右击.olb文件，点选New Part From Sprea

凡亿课堂

2022-10-28 09:34

浏览数3193

凡亿AllegroSkill布线功能-RF相邻铜皮挖空

在高速PCB设计中，对于射频信号的走线，其相邻层挖空的设计具有重要作用。射频信号通常需要严格控制阻抗（如50Ω），当射频走线线宽增加以降低插入损耗时，参考层距离的增加是必要的。通过挖空相邻层，以至于射频走线可以参考更远的参考平面，从而调整介质厚度，实现所需的阻抗。并且挖空相邻层可以减少射频走线与地平

电子芯期天

2026-03-27 17:00

浏览数84

Allegro越用越卡？关闭这些选项！

随着PCB设计复杂度提升，Allegro软件运行卡顿成为常见问题。多数情况下，通过调整软件设置而非升级硬件即可显著改善性能。本文总结5个关键优化选项，助工程师提升设计效率。一、图形显示优化：减少视觉负担关闭3D预览路径：Display →

电子芯期天

2026-04-13 09:52

浏览数82

【Allegro封装库设计50问解析】第34问在PCB中导入网表提示管脚不匹配应该怎么处理呢？

答：在将网表导入到PCB的过程中，经常会出现封装内管脚名或者数目与原理图内的器件管脚不一致，从而导致导入过程中报错，如图4-90所示： 图4-90  导入网表提示解析示意图上图是一个比较典型的封装中管脚与原理图中不一致而出现的报错内容。从上示报错内容（红色框标识的内容）可以获取以下信息点：Ø 器件的封装名为ERF8-40。Ø 封装中有几个多余的管脚，管脚名为41、42、43、44、45、46、47、48。Ø 封装中缺少了几个管脚，管脚名为H1、H

电路之家

2021-02-26 10:40

浏览数4396