扫码关注
PDN目标阻抗通常按允许电压波动除以负载瞬态电流变化估算：Ztarget=ΔV/ΔI。设计目标是在关注频段内，让从芯片电源引脚看到的PDN阻抗尽量低于目标阻抗。去耦电容并联后会与自身ESL、ESR、PCB过孔和平面寄生电感共同形成多个谐振点，不同电容网络之间可能出现反谐振峰，因此不能只按电容量大小或数量堆电容。
02核心原理与工程判断
目标阻抗为什么要先计算
芯片负载电流会随工作状态快速变化，PDN必须在一定频率范围内提供瞬态电流，避免电源电压超出允许纹波。常见一阶估算为Ztarget=ΔV/ΔI，其中ΔV是允许的电源纹波预算，ΔI是对应的瞬态电流变化量。比如允许纹波30mV、负载阶跃3A，则目标阻抗约10mΩ。实际项目还要考虑芯片厂商PDN要求、测量参考点、频率范围和设计裕量。
PDN阻抗曲线应该怎么看
PDN阻抗随频率变化，低频部分受稳压器控制环路和大容量电容影响，中高频部分逐渐受陶瓷电容、封装、过孔和电源/地平面结构影响。仿真时要观察整个关注频段内的阻抗峰值，而不是只看某一个频点。若阻抗曲线超过目标阻抗，说明该频段的瞬态电流可能造成过大的电源扰动。
去耦电容为什么会有自谐振
真实电容不是理想电容，它包含等效串联电阻ESR和等效串联电感ESL。频率较低时容性占主导，接近自谐振频率时阻抗达到较低值，超过自谐振频率后寄生电感逐渐占主导，电容表现得更像电感。因此不能认为电容容量越大，高频去耦就一定越好。
反谐振峰是怎样产生的
当不同容值、不同ESL的电容并联时，各自的谐振网络会发生耦合，某些频段可能形成较高的并联阻抗峰值，即反谐振。电源/地平面电感、过孔和器件封装也会参与形成谐振。若电容组合和安装结构不合理，增加一颗电容可能把某个频段的阻抗峰抬高，而不是降低。
布局和仿真模型同样重要
电容到芯片电源引脚的走线、焊盘、过孔和回流路径会增加串联电感。电源与地平面之间的介质厚度、平面对结构、BGA电源/地球分布以及稳压器输出网络都会影响PDN阻抗。高要求设计应使用电容厂商S参数或经过验证的模型，结合叠层、封装和布局提取进行频域分析。
03实际排查与设计步骤
01从芯片数据手册或电源完整性要求中确认电源电压、允许纹波、最大瞬态电流变化和关注频率范围。
02按Ztarget=ΔV/ΔI计算初始目标阻抗，并确认纹波预算是否已扣除稳压器、封装和板级分配的其他误差。
03建立包含VRM、PCB电源/地平面、过孔、封装和去耦电容ESR/ESL模型的PDN仿真结构。
04观察阻抗曲线与目标阻抗线的关系，定位谐振和反谐振峰，检查电容容值组合、安装回路电感和电源地平面结构。
05通过调整电容组合、位置、过孔数量、平面耦合和稳压器输出网络进行参数扫描，再用实测或阻抗分析验证。
04面试中的常见失分点
误区1：认为去耦电容越多越好，只统计总电容量，不检查ESL、安装电感和反谐振峰。
误区2：把Ztarget当成某颗电容的阻抗指标，没有明确负载瞬态电流、允许纹波和评估频率范围。
05面试官可能继续追问
Q：如果PDN阻抗在100MHz附近出现尖峰，增加一颗0.1μF电容一定能解决吗？
不一定。首先确认尖峰是电容反谐振、过孔/平面寄生还是封装与安装回路共同形成，再检查新电容的自谐振频率、ESR/ESL和实际放置位置。若新电容与现有网络再次形成高Q值反谐振，尖峰可能没有改善甚至更高。应结合模型做参数扫描，必要时利用适当阻尼降低峰值。
