扫码关注
面试官给你一个数字滤波器或FFT模块，问为什么仿真浮点模型正常，FPGA定点实现后却出现幅度偏差或溢出。核心考查是定点数格式、乘法位宽增长、累加器保护位和量化策略。
定点数用固定位置的二进制小数点表示数值，必须明确总位宽、符号方式和小数位数。两个W位数相乘，完整乘积通常需要约2W位，乘积的小数位数也会相加；多个乘积累加还要预留保护位。截断会丢弃低位，舍入可减小量化偏差；溢出处理可以回绕或饱和，两者的数值行为完全不同，必须按算法误差和资源/时序目标选择。
02核心原理与工程判断
定点数格式到底描述什么
定点数不是把小数变成整数就结束了，而是约定二进制小数点的位置。一个定点信号至少要明确总位宽W、小数位数F和有符号/无符号类型。不同工具对Qm.n中m是否包含符号位的约定可能不同，工程文档应直接写清楚位宽和小数位，不要只写一个Q格式名称。
乘法为什么会产生位宽增长
若两个有符号输入分别为WA位、WB位，完整乘积通常需要WA+WB位；小数位数则为FA+FB。比如两个16位、各有12位小数的定点数相乘，完整结果需要32位，且小数位数变成24位。若立即截成16位，必须决定保留哪些位、是否舍入，以及如何处理超出可表示范围的情况。
累加器为什么需要保护位
多个乘积相加时，结果幅度可能比单个乘积大。若最坏情况下N个同号最大值相加，通常需要额外约ceil(log2 N)个整数保护位；具体还要根据系数范围、输入范围和算法约束分析。滤波器、FFT和矩阵运算中，如果累加器位宽不足，溢出会造成明显失真，甚至在某些输入下突然翻转符号。
截断、舍入、回绕和饱和有什么区别
截断是直接丢弃低位，硬件成本较低但可能带来量化偏差；舍入会根据被丢弃位调整保留结果，通常更接近原始数值，但需要额外逻辑或DSP资源。回绕溢出会按有限位宽取模，正向溢出可能变成负数；饱和溢出则把结果限制在最大值或最小值，避免数值突然翻转，但可能造成削顶失真。
怎样兼顾精度、资源和时序
位宽越大，乘法器、加法器、寄存器和布线资源通常越多，时序压力也可能上升；位宽太小又会增加量化噪声和溢出风险。应先做算法级范围分析，再确定每一级数据格式、舍入位置和饱和策略，结合DSP资源映射、流水级数和误差预算优化，而不是全链路一律保留最大位宽。
03实际排查与设计步骤
01列出每个输入信号的最大/最小范围、符号类型、总位宽W和小数位F，统一团队对Q格式的定义。
02对乘法器计算完整结果位宽和小数位增长，对累加器按最坏输入、系数和累加次数估算保护位。
03明确每一级截位位置、舍入方式、溢出策略（回绕或饱和）及允许量化误差，写入接口和模块说明。
04用极值、正负满量程、接近零、随机数据和长时间累加测试，比较浮点参考模型与定点RTL结果。
05综合后检查DSP/逻辑资源、关键路径和流水延迟，必要时调整位宽、流水级数和DSP48映射方式。
04面试中的常见失分点
误区1：两个16位定点数相乘后仍只保留16位，没有分析32位完整乘积和小数点位置。
误区2：把回绕和饱和当成同一种溢出处理，导致超量程时输出符号翻转或波形削顶不符合算法预期。
05面试官可能继续追问
Q：一个16位定点乘法器的两个输入都是16位，为什么结果不应该直接定义成16位？
两个16位数的完整乘积通常需要32位才能保留全部乘积信息，小数位也会从F1和F2增长为F1+F2。若只保留16位，就必须明确截取位置、舍入方法和溢出处理，否则容易丢失有效精度或发生数值回绕。最终输出位宽可以缩小，但要经过范围分析和量化设计。
