扫码关注
- 全部
- 默认排序
有没有人注意到，在探讨数据中心服务器的硬件选择，很多人都不会选择FPGA（现场可编程门阵列），甚至会主动避免，这是为什么？针对这个问题进行探讨！1、编程门槛高FPGA的编程需要使用硬件描述语言（如VHDL、Verilog），这些语言与软件开
模数转换器（ADC，Analog-to-Digital Converter）的动态指标是评估其性能的重要参数，主要包括以下几个方面：采样率（Sampling Rate）：指ADC每秒钟能够采样的次数，通常以赫兹（Hz）为单位。采样率越高，能
晶圆级芯片尺寸封装技术
引言晶圆级芯片尺寸封装(WLCSP)技术已成为低成本、小型化电子设备常用的封装方案。本文概述了WLCSP技术，包括主要特点、制造工艺、可靠性考虑因素和最新发展[1]。WLCSP简介WLCSP技术始于2001年，当时安靠等公司从Flip Chip Technologies获得了UltraCSP技术的许
亚德诺（Analog Devices, Inc.）是一家全球领先的高性能模拟、混合信号和数字信号处理（DSP）集成电路的设计和制造公司。因此，了解其芯片的命名方式，对于设计工程师和开发人员在选择合适的组件时至关重要。一、命名结构概述亚德诺芯
Verilog作为一种硬件描述语言（HDL），在FPGA开发、IC设计等领域具有广泛应用。为了编写出高效、可综合的Verilog代码，开发者需要掌握一些具体而实用的编写建议。1、明确硬件实现概念理解硬件结构：在编写Verilog代码前，需清
在Verilog代码编写过程中，准确区分可综合与仿真语句是至关重要的。这不仅能够确保代码在硬件实现中的正确性和效率，还能在仿真阶段有效地验证设计功能。1、理解可综合语句可综合语句是指那些能够被综合工具（如FPGA综合器或ASIC综合器）转化
今天和大侠简单聊一聊基于matlab FPGA verilog的FIR滤波器设计，话不多说，上货。本次设计实现8阶滤波器，9个系数，由于系数的对称性，h(0)=h(8)，h1(1)=h(7)，h(2)=h(6)，h(3)=h(5)，h(4)为中间单独一个系数。根据公式：实现框图：推导出当系数N为偶数
(1)前阵子，发了一篇文章，这种架构的噪声系数，你觉得会是多少？这篇文章是因为号友有相关的提问。文章的留言处，有号友说，那相控阵的话，信噪比，如果有N路的话，信噪比就能好10logN。当时看到这些留言的时候，说实话，是有一点小蒙的。虽然我没有做过相控阵列，但是理智上，觉得号友们说的应该没有问题，要不
(1)问题的起因，是因为我更改了一下FFTSIZE的设置。原来，我设置的是16，也就是打算让ADC采样2^16=65536个点的。但是，在排查其他问题的时候，我把FFTSIZE改成18了。然后，就出现了下面这种情况，也就是信号那边抬上来了。要是把code的数据，导入到VisualAnalog，看AD
git merge、git rebase、git reset、git revert、git fetch、git pull、git reflog……你知道这些 git 命令执行的究竟是什么任务吗？如果你还有些分不清楚，那千万不能错过这篇文章。在本文中，熟知 JavaScript、TypeScript、
