电源输出打孔要打在电容后面

2.反馈信号要走10mil

3.等长存在误差报错

4.差分走要满足差分间距要求,等长原则是哪里不耦合,就在哪里进行等长


5.VREF线宽最少要加粗到15mil以上

6.注意器件摆放不要干涉

以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教:

电源输出打孔要打在电容后面

2.反馈信号要走10mil

3.等长存在误差报错

4.差分走要满足差分间距要求,等长原则是哪里不耦合,就在哪里进行等长


5.VREF线宽最少要加粗到15mil以上

6.注意器件摆放不要干涉

以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教:
