问问大咖 传道·授业·解惑
问问达人
Altium PCB高级讲师
向TA求助
信号仿真高级讲师
向TA求助
PADS PCB高级讲师
向TA求助
提问了一个关于的Altium/Protel问题
·
2019-07-13 09:16

补丁怎么安装啊!!!~~~~~~~~~~~~~~~~~16.60.102的补丁 查看回答

提问了一个关于的Cadence Allegro问题
·
2019-07-12 09:35

连线的时候,有这个点,怎么去掉啊 查看回答

提问了一个关于的Altium/Protel问题
·
2019-07-12 09:32

cadence16.6快捷键说明 查看回答

提问了一个关于的Altium/Protel问题
·
2019-07-12 09:30

cadence17.2的原理图进行差异化对比怎么做,没有找到那个下拉菜单呀 查看回答

提问了一个关于的Cadence Allegro问题
·
2019-07-12 09:28

allegro中关闭层显示,该层未隐藏而是低亮,请问是要设置哪个参数么? 查看回答

提问了一个关于的Altium/Protel问题
·
2019-07-12 09:27

Allegero图中替换了过孔,放不上过孔 查看回答

提问了一个关于的Cadence Allegro问题
·
2019-07-12 09:23

这个差分线走到一半怎样单独走线呢 查看回答

提问了一个关于的Cadence Allegro问题
·
2019-07-12 09:22

Allergo 16.6铺铜,并给铜NET名后,铜皮还不能自动填充pin脚?一直找不到什么原因 查看回答

提问了一个关于的Cadence Allegro问题
·
2019-07-12 09:20

请问allegro如何将位号C1手动改成EC1? 查看回答

提问了一个关于的Cadence Allegro问题
·
2019-07-12 09:19

是路径设置的问题吗?那么制作的symble应该存在哪里 查看回答

凡亿教育 回答

提供最权威的解答

帮助网友解决问题

4019