扫码关注
- 全部
- 默认排序
公式没算错，元件值没选错，但实测截止频率和理论差了几十倍。问题大概率出在你没算进去的寄生电容上。1、寄生电容从哪来？PCB走线本身就是电容。两根平行走线，间距1mm、长度10mm，寄生电容约0.2pF。看着不起眼，但如果你设计的是100kH
1mil等长被奉为PCB设计的金科玉律，但这笔账，真的算对了吗？1、等长的本质是等时，不是等长差分信号靠两根线的电压差传递信息。长度不一致，到达时间就有偏差，这个偏差叫时延差（Skew）。接收端一旦无法准确识别交叉点，误码率直接飙升。核心公
电源平面一分割，缝隙就成了EMI的"天线"。很多工程师只关注电压隔离，却忽略了缝隙长度对辐射的致命影响。1、缝隙为什么是EMI杀手当信号走线跨越电源平面的分割缝隙时，回流路径被迫绕行。环路面积急剧增大，直接后果是辐射发射飙升。实测数据很残酷
跑完SI仿真，眼图闭合——这是高速设计中最常见的噩梦。但闭合的根源，往往不是单一因素，而是板材与长度的共同"合谋"。先看一组关键数据以5英寸差分走线、10GHz信号为例：差距接近一倍。怎么判断是谁的锅？看频率-损耗曲线的交叉点。1GHz以下
背钻是高速PCB的标配工艺，但残桩留多少才算安全？很多工程师凭感觉定，结果仿真和实测对不上。1、有一个明确的临界值：0.1mm实验数据显示，在10Gbps、100Ω差分线场景下，残桩长度与S11反射系数呈非线性关系：0.05mm：S11 =
PCB布局完成后打样回来，发现相邻器件贴装后互相顶住，反复核对封装外形尺寸，明明和手册标注一致，却还是出现物理干涉。问题不全是封装外形画错，很多细节没考虑到也会引发这类问题。1. 引脚伸出长度没预留直插器件的封装外形只算了本体尺寸，没考虑引
写MATLAB循环时经常忘记提前给数组预分配内存，每次循环迭代都在末尾追加新元素，数组越扩越慢，运行时间直接拉长数倍。不用每次手动计算数组总长度，几个轻量方法就能避免动态扩容的性能损耗。1. 先定总长度再初始化提前算出循环的总迭代次数，用z
调用ode45求解微分方程时，经常报错左右侧元素数目对不上，反复数输入输出向量的长度，看起来完全一致，却始终无法运行。这类问题不是简单的计数错误，几个隐性细节没处理好就会触发维度冲突。1. 检查微分方程返回格式ode45要求方程函数必须返回
FPGA · DDR接口 · 拓扑结构DDR颗粒一多，地址线为什么不能照着数据线布？先分清3种拓扑拓扑先决定支路、负载与到达顺序，长度只是后续约束的一部分DDR 的数据通道与地址／命令／时钟网络承担不同连接关系。数据往往按局部接口点到点连接
PCB设计 · 串扰 · 3W原则线间距拉到3W就不会串扰？先搞清楚W指什么，以及它解决不了什么3W 是布线起点，不是脱离叠层与边沿条件的保证书把两根线的中心距拉到三倍线宽，通常能减弱线间耦合，但它不是一个与叠层、边沿速度和平行长度无关的固
