扫码关注
PCB设计 · 串扰 · 3W原则
线间距拉到3W就不会串扰？
先搞清楚W指什么，以及它解决不了什么
3W 是布线起点，不是脱离叠层与边沿条件的保证书
把两根线的中心距拉到三倍线宽，通常能减弱线间耦合，但它不是一个与叠层、边沿速度和平行长度无关的固定安全值。真正的串扰判断，要把线宽 W、参考平面距离 H、并行长度、受害线阻抗和信号边沿一起看。
PCB 规则里最容易记住的，往往也是最容易被机械套用的。3W 原则就是典型：规则一设、DRC 一过，很多人就默认串扰问题已经结束。
可到了高速接口、长距离时钟线或高阻节点上，同样的 3W 间距，结果可能完全不同。问题不在于 3W 没用，而在于它只是把“线间距”这个变量先控制住，并没有替你回答所有电磁条件。
一、先说清楚：3W 里的 W 到底是什么常见定义是：相邻走线的中心距不小于三倍线宽 W。因为中心距包含了一根线宽，所以换成边到边间距时，数值并不是简单再写一个 3W。团队在规则里如果不先统一“中心距”还是“边到边”，同一句 3W 就可能被两个人画成两种几何。
图 1 3W 的常见几何定义以走线中心距为基准
更关键的是，W 只是走线几何的一部分。走线到参考平面的距离 H、铜厚、介质、相邻层的走线方向，都会改变电场分布。把 W 写进规则，不等于其他参数自动消失。
二、拉开间距为什么能降低串扰信号跳变时，侵害线周围变化的电场和磁场会通过耦合电容、耦合电感影响旁边的受害线。两线越近、并行越长，彼此共享的场越多；距离拉开后，耦合通常会减弱。
如果走线离连续参考平面更近，更多电场会被约束在线与参考平面之间，横向“伸向”邻线的比例也会下降。所以，间距与参考平面距离必须放在同一张图里理解。
图 2 3W 规则还要考虑差分对、过孔和相邻走线的实际几何
三、同样是3W，为什么两块板表现可能不同· 边沿更快：串扰更受上升／下降时间影响，而不是只看时钟频率。
· 平行更长：短距离擦肩而过与长距离并排走线，耦合累积不同。
· H 更大：走线离参考平面越远，场更容易向邻线扩展。
· 受害线更敏感：高阻输入、复位、时钟和模拟节点，对较小耦合也可能有反应。
· 层间重叠：只检查同层间距，可能漏掉上下相邻层的长距离平行。
图 3 相同 3W 在不同 H 条件下并不代表相同耦合（原理示意，非实测结果）
四、哪些网络更值得优先拉开并不是整块板所有网络都要被强行拉成同一个间距。规则资源应优先给最可能成为侵害源、或最容易成为受害者的网络。
· 强侵害源：边沿快、摆幅大、重复翻转的时钟、开关控制与高速单端网络。
· 敏感受害线：复位、使能、高阻模拟输入、参考电压和低噪声采样节点。
· 长距离并行线：两线耦合长度越长，越需要把间距与层向一起审查。
· 差分对外部：对内耦合是差分结构的一部分，但整对与其他网络仍需要隔离。
图 4 时钟、差分对与其他走线的间距应分角色设置
五、Layout里用这6步落地，而不是只填一个数字1. 先按边沿速度与接收端敏感度给网络分级，不要按“数字／模拟”两个大类粗分。
2. 确认每个信号层到参考平面的距离 H，并检查参考平面是否连续。
3. 明确规则使用中心距还是边到边间距，避免团队口径不一致。
4. 同时限制最长并行耦合长度，尤其关注同层和相邻层。
5. 对时钟、复位、高阻节点与高速单端线设置更高优先级。
6. 关键链路结合场求解、串扰仿真或板级测量验证，不把 DRC 通过当作结论。
六、最常见的4个误区· 误区一：把 3W 当成任何叠层、任何边沿都适用的固定安全距离。
· 误区二：只看同层线距，不看上下层重叠和平行长度。
· 误区三：所有网络一刀切，导致关键线没有空间，普通低速线却占满通道。
· 误区四：引用固定“串扰降低百分比”，却不说明模型、叠层、端接和测量边界。
工程判断：3W 是一个便于布线起步的几何启发式，不是串扰免检线。真正可交付的规则，必须把 W、H、边沿、并行长度和网络敏感度一起定义。
写在最后下次看到“3W 已满足”，先别急着在评审表上打勾。再问一句：这根线离参考平面多远、和谁并行了多长、受害端到底有多敏感？
能回答这些问题，3W 才是一条有边界的工程规则；答不出来，它就只是一串容易记住的数字。
