注意过孔间距，不要造成平面铜皮割裂：注意地址控制时钟组跟数据组可以用GND走线间隔开：下面的数据一致用GND走线隔开：其他的走线等长没什么问题了。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或

多个铜皮铜皮重叠时，铜皮的优先级应该怎么设置

敷铜在PCB设计当中不可能一步到位，但是根据敷铜的最后结果，我们还是可以再次进行编辑的，此小视频是为了方便大家如何学习好这个操作

铜皮属性里移除死铜可以勾选一下。出线不规范有飞线没有连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item.htm?spm=a

注意此处扇孔可以直接打在走线中间，这样拉出去形成了直角：注意个别过孔的间距，不要割裂了铜皮：注意数据组跟地址控制时钟组之间用GND走线隔开：再有空间的情况下 ，自己处理下。等长注意GAP尽量大于等于3W长度：优化处理下。其他的等长误差没什么

电感下面不要放置器件，自己优化下：此处DCDC5.0V输入建议铺铜处理以满足载流大小，或者加粗走线的宽度能满足：此处存在铜皮瓶颈处，自己优化下：此处LDO电路中的电源信号能顶层连接的，就把过孔删掉：存在多处情况。右边的LDO电源信号存在上述

过孔打到最后一个器件后方，电容没有起到作用输入电源信号没有连通，底层应铺铜将输入电源连通多处飞线没有连通GND网络焊盘应就近打孔铜皮避让导致开路电源走线注意加粗走线在焊盘内应保持和焊盘一样宽，出焊盘后尽快加宽走线和焊盘不完全连接，尽量避免从

SIM:注意测试点跟器件以及过孔的间距，此处右侧器件可以整体往右边挪动一点：注意铜皮尽量设置动态铜皮，将静态转换下：电感内部挖空掉，在当前层：TF：注意器件之间可以空出点间距留出来扇孔，扇孔不要离焊盘太远：时钟信号包地保全一点，还有 空间可

此处电源信号连接15MIL满足不了载流大小，可以直接铺铜连接：输出主干道的器件注意整体中心对齐，都没有调整：配置电阻电容根本没有 注意器件整体对齐性：并且调整下布局，DCDC电源布局要么是一字型，要么L型，不然布线都不方便：电源主干道的铜皮

SIM：注意铺铜不要出现直角以及尖角：尽量都钝角铺铜，存在类似情况的自己优化下。此处铺的整板地铜但是并未跟相同网络的地连接：双击铜皮打开属性框，更改连接方式，设置第二项，然后重新灌下铜皮即可连接：多处电源信号并未连接：此处可以直接连接到GN