扫码关注
- 全部
- 默认排序
传感器精度够，电流采样为何仍会漂？传感器精度只是误差预算的起点，ADC看到的是经过放大、滤波、偏置和钳位后的结果 传感器规格写着高精度，校准后零点也正常，为什么换一个频率或负载，电流读数又漂了？因为ADC并没有直接看见一次电流，它看到的是整
ADC校准通过，码值为何仍随VREF漂？校准能修正内部偏差，却无法冻结每次转换时的参考基准 ADC数字结果是输入电压与参考电压的比值。内部校准可以补偿部分偏移和增益误差，但VREF在采样与逐次比较期间发生波动时，换算比例会实时改变，读数仍会
PLL已经锁定，频谱裙边为何还很宽？锁定只控制平均频率与相位，不会把每一种短期抖动都消掉 PLL输出频率正确、锁定指示有效，只能证明闭环能把平均相位误差拉回可控范围。参考源、PFD与电荷泵、分频器、环路滤波器和VCO的噪声仍会按各自传递特性
输入已经接地，运放输出为何仍有偏差？信号为零只说明外部输入为零，运放内部仍有等效差分误差 输入失调电压Vos可以理解为叠加在运放两个输入端之间的微小直流电压。它会按电路的噪声增益传到输出，因此信号端接地，输出也可以有稳定偏差。运放做的是直流
ADC输入频率一高，时钟抖动为何更伤？ADC采样时钟边沿若有时间抖动，相当于每次都在理想采样点左右偏了一小段。输入信号变化越快，同样的时间偏差就会转换成越大的电压误差。对正弦信号而言，频率越高、幅度越大，最大斜率越陡，所以低频时看不出的时钟
VNA校准后，参考面别留在电缆口VNA完成开路、短路、负载和直通校准，曲线看起来稳定，换一套转接头或夹具后，器件相位和回波却明显变化。校准并不是把所有后续连接都自动消掉，它只把误差修正到校准件所在的参考面。参考面与DUT引脚之间若还隔着电缆
主路稳压，副路却漂：反激交叉稳压怎么查反激变压器多加一组次级绕组，就能得到另一组隔离电压；但控制器通常只盯着其中一路。主路电压被反馈环拉得很稳，并不代表副路也被直接控制。副路一旦从满载变成空载，漏感尖峰、整流压降和绕组电阻造成的误差都会换一
2025年8月22号，Nature Communications发了一篇论文。论文的第一作者是IBM Almaden实验室的一个研究员。IBM Tokyo、IBM Yorktown、还有IBM Albany的一个纳米技术中心，联合起来干了一件事。他们在一片14纳米的芯片上，用相变存储器跑了710万个
相控阵换个频率，波束为何就偏了？阵列在中心频率已经对好相，波束也指向目标角度，扫到频带边缘却偏了。先不要把所有误差都归给校准：固定相移只能在某个频率补偿传播路程差，频率一变，同样的路程差对应的相位也会变。这就是宽带阵列里的波束斜视。一个X波
采样电阻就几毫欧，两根采样线为什么还要单独拉？10mΩ、5mΩ甚至更小的采样电阻，本来测的就是几十毫伏到几百毫伏。主电流铜皮、焊盘和焊锡多出一点电阻，误差就可能被一起算进去。两根Kelvin采样线不是为了“画得专业”，而是为了只测电阻本体。
全站最新内容推荐
