0
收藏
微博
微信
复制链接

采样电阻就几毫欧,两根采样线为什么还要单独拉?

2026-10-16 15:37
51

采样电阻就几毫欧,两根采样线为什么还要单独拉?

10mΩ、5mΩ甚至更小的采样电阻,本来测的就是几十毫伏到几百毫伏。主电流铜皮、焊盘和焊锡多出一点电阻,误差就可能被一起算进去。两根Kelvin采样线不是为了“画得专业”,而是为了只测电阻本体。

电源板上经常能看到一种走线,看着有点“多此一举”。

大电流已经从采样电阻两端通过了,旁边却还要单独拉两根很细的线回控制器。

有的人第一次画板会想:反正都是同一个网络,我直接从大铜皮上取信号不就行了?

问题就在这里。对一个几毫欧的Shunt来说,大铜皮并没有你想象中那么“等电位”。

先算一笔最简单的账

假设采样电阻是5mΩ,电流20A,电阻两端只有100mV。

如果采样路径里因为铜皮、焊盘、焊锡和连接位置又混进了0.5mΩ,相当于额外多了10%的电阻。

这时候控制器看到的就不只是Shunt本体的压降,而是Shunt加上一段你本来没打算测的铜。

电流越大、采样电阻越小,这类误差越不能随便忽略。

图1:电流采样最基本的关系是负载电流经过Shunt形成毫伏级压降,再由放大器读取。

图1:电流采样最基本的关系是负载电流经过Shunt形成毫伏级压降,再由放大器读取。

Kelvin接法,其实就是把“走电流”和“量电压”分开

主电流继续从采样电阻的大焊盘、大铜皮通过。

另外两根Sense线直接从电阻两端的采样位置引出,只负责把两端电压送回电流检测放大器或控制IC。

这两根线上不应该再承载主功率电流。

四端采样电阻做得更彻底:大端子走电流,小端子专门测量。对于大电流、低阻值、精度要求高的设计,这种封装会更省心。

图2:采样路径混入额外Rstray后,这部分压降也会被当成Shunt压降,直接形成增益误差。

图2:采样路径混入额外Rstray后,这部分压降也会被当成Shunt压降,直接形成增益误差。

图3:大电流流过地平面产生的电位差,同样可能被叠加到小信号测量里。

图3:大电流流过地平面产生的电位差,同样可能被叠加到小信号测量里。

这两根线也不是“只要单独拉出来”就完事

我会把它们尽量从Shunt两端对称引出,靠近走,回路面积别太大。

如果前面有差分RC滤波,滤波器通常更适合靠近检测IC,而不是散在功率区中间。

另外要躲开SW、Gate、变压器高dv/dt节点这些噪声特别重的位置。你测的是几十毫伏,旁边却可能是几十伏甚至几百伏的快速跳变,没必要给自己增加难度。

如果控制器Datasheet给了推荐Kelvin Layout,直接照着它的取样位置看,比只照原理图网络名靠谱。

图4:Kelvin连接的关键,是让两根测量线在Shunt端直接取样,而不是从大电流铜皮远处取点。

图4:Kelvin连接的关键,是让两根测量线在Shunt端直接取样,而不是从大电流铜皮远处取点。

遇到电流显示不准,先别急着改采样电阻阻值

样机上电流偏差很大时,很多人第一反应是“5mΩ是不是不准,换4.7mΩ试试”。

我更建议先拿万用表或差分探头,分别量Shunt本体两端和控制器Sense脚真正收到的电压。

如果两个地方已经不一样,问题就不在电阻标称值,而在取样路径。

这种问题靠软件校准有时能把一个工作点调准,但温度、电流一变,误差又会回来。布局阶段把采样点取对,后面会省很多事。

图5:TI给出的实际PCB布局示例,采样连接直接落在Shunt附近,并把相关小信号器件放得很近。

图5:TI给出的实际PCB布局示例,采样连接直接落在Shunt附近,并把相关小信号器件放得很近。

声明:

本文由凡亿教育整理,转载请注明来源!

投稿/招聘/广告/课程合作/资源置换 请加微信:13237418207


登录后查看更多
0
评论 0
收藏
侵权举报
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。

热门评论0

相关文章

凡亿教育

凡亿教育打通了“人才培养+人才输送”的闭环,致力于做电子工程师的梦工厂,打造“真正有就业保障的电子工程师职业教育平台”。帮助电子人快速成长,实现升职加薪。 为了满足学员多样化学习需求,凡亿教育课程开设了硬件、PCB、仿真、电源、EMC、FPGA、电机、嵌入式、单片机、物联网、人工智能等多门主流学科。

开班信息