差分出线可以在尽显一下优化2.差分走线要尽量耦合3.差分走线不满足差分间距要求4.锯齿状等长不能超过线距的两倍5.存在开路后期自己在地平面层铺一下整版铜，把地尽量连接6.线宽尽量保持一致7.USB差分对内等长误差5mil以上评审报告来源于凡

电源输入的滤波电容应该靠近输入管脚（4脚）放置2.此处走线需要优化一下，尽量不要有直角，走线不要从器件中间穿3.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍4.器件摆放注意局部对齐处理5.logo图片最好不要放在焊盘上【问题改善建

差分线锯齿状等长不能超过线距的两倍2.差分对内等长误差5mil3.差分出线要尽量耦合4.走线需要优化一下5.RX和TX要创建class，进行等长处理，误差100mil6.时钟信号需要包地处理7.注意除了散热过孔其他的都可以盖油处理8.注意线

1.电源输入的滤波电容应该靠近输入管脚（4脚）放置2.走线尽量不要从器件中间穿过3.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍4.时钟信号包地需要在地线上间隔150mil-200mil添加一个地过孔

答：在常规条件下，铜箔的厚度与线宽、线距的关系如图1-36与图1-37所示： 图1-36 铜箔厚度与常规走线线宽、线距示意图 图1-37 铜箔厚度与蛇形线线宽、线距示意图

差分对内等长凸起高度不能超过线距的两倍2.器件摆放注意中心对齐处理3.USB差分对内等长误差5mil4.后期自己优化一下走线5.此处电源尽量铺铜处理，满足载流6.注意在负片层添加网络，进行连接，GND层也一样的处理方式7.差分出线要尽量耦合

差分线处理不当，锯齿状等长不能超过线距的两倍pcb上还存在很多一样的问题，自己对应修改一下2.等长线之间需要满足3W规则3.此处出现载流瓶颈4.焊盘出线不规范5.电感所在层的内部需要挖空处理6.注意铜皮尽量不要任意角度，建议45度7.过孔不

跨接器件旁边尽量多打地过孔2.焊盘出线需要优化一下3.差分走线不满足阻抗线距规则4.晶振下面不要放置器件和走线，包地需要在地线上打过孔5.注意打孔尽量不要打在焊盘中心6.走线一层连通，不用打孔7.走线需要优化一下，尽量45度8.RX等长误差

数据线线距不满足3w这里差分等长间距不能大于2Svref离数据线太近了以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item.ht

差分走线不满足差分间距要求，锯齿状等长也不能超过线距的两倍2.滤波电容和EAD器件靠近管脚放置3.输出打孔要打在最后一个滤波电容的后面4.焊盘出现不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊5.此处走线不满足载流6.VBAT的滤